高速信号伝送用回路基板のパッド部の構造
【目的】 パッドとグランドのオーバーラップ量を調整することにより、インピーダンス整合を図る。
【構成】 幅の広いパッド２４を有する表層の伝送ライン２１と、この下方に誘電体層２３ａを介してグランド／電源プレーン層２２ａと、さらにこの下方に誘電体層２３ｂを介して伝送ライン２７と、誘電体層２３ｃを介してグランド／電源プレーン層２２ｂと、グランド／電源プレーン層２２ａにパッド２４の配線引き出し方向の寸法は小さく、パッド２４の配線引き出し方向以外の方向の寸法は若干大きく形成されるくり抜き部２５と、中層の伝送ライン２７に、グランド／電源プレーン層２２ａのくり抜き部２５より若干大きめの配線禁止領域２８とを設ける。
【構成】 幅の広いパッド２４を有する表層の伝送ライン２１と、この下方に誘電体層２３ａを介してグランド／電源プレーン層２２ａと、さらにこの下方に誘電体層２３ｂを介して伝送ライン２７と、誘電体層２３ｃを介してグランド／電源プレーン層２２ｂと、グランド／電源プレーン層２２ａにパッド２４の配線引き出し方向の寸法は小さく、パッド２４の配線引き出し方向以外の方向の寸法は若干大きく形成されるくり抜き部２５と、中層の伝送ライン２７に、グランド／電源プレーン層２２ａのくり抜き部２５より若干大きめの配線禁止領域２８とを設ける。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高速信号を伝送する回路基板のパッド部の構造に関するものである。
【０００２】
【従来の技術】従来、この種の分野の技術としては、「特願平３−１７９２３７ 高速信号伝送用回路基板」に開示されるものがある。図５はかかる第１の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図５（ａ）はその高速信号伝送用回路基板のパッド部の平面図、図５（ｂ）はその高速信号伝送用回路基板のパッド部の断面図である。
【０００３】これらの図に示すように、第１層（表層）は、高速信号用ライン（以下、伝送ラインという）層であり、伝送ライン１、部品搭載用パッド４及び接続用パッド（以下、総称してパッドという）、誘電体層３ａからなる。第２層はグランド／電源プレーン層であり、グランド／電源プレーン２ａ、誘電体層３ｂからなる。第３層は中層の伝送ライン層であり、中層の伝送ライン７、誘電体層３ｃからなる。第４層はグランド／電源プレーン層であり、グランド／電源プレーン２ｂ、誘電体層３ｄからなる。
【０００４】図６は第２の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図６（ａ）はその高速信号伝送用回路基板のパッド部の平面図、図６（ｂ）はその高速信号伝送用回路基板の伝送ラインのパッド部の断面図、図７はその高速信号伝送用回路基板の伝送ラインのパッド部の分解斜視図である。これらの図に示すように、第１層は、伝送ライン１１、パッド１４、誘電体層１３ａからなる。第２層はパッド１４の直下に部分的くり抜き部１５を設けたグランド／電源プレーン１２ａ、誘電体層１３ｂからなる。第３層はくり抜き部１５より若干広めの配線禁止領域１８、中層の伝送ライン１７、誘電体層１３ｃからなる。第４層はグランド／電源プレーン１２ｂ、誘電体層１３ｄからなる。なお、１６は伝送ラインとパッドとの接続部である。
【０００５】
【発明が解決しようとする課題】しかしながら、第１の従来例の場合、伝送ラインの幅と異なるパッドに対しては、インピーダンス整合を行っていなかった。また、伝送ラインをインピーダンス整合させているため、誘電体層の厚さが先に決まっており、パッドとグランド間の誘電体層の厚さが一定となっていることから、パッドに対してインピーダンス整合させようとした場合、パッドの幅を伝送ラインと同じにするより方法がないが、実際には部品搭載用パッドであったり、接続用パッドであったり、そのパッド幅はまちまちであり、インピーダンス整合が困難であるという問題点があった。
【０００６】この問題点を解決するために、第２の従来例のパッド部の直下のグランドに部分的にくり抜き部を設け、グランドまでの誘電体層の厚さを変えることで、パッド幅を伝送ラインと同じ幅にせずにインピーダンス整合を図ることができた。しかし、伝送ラインと誘電体層の厚さによるインピーダンス整合の関係より、１層あたりの誘電体層の厚さが決まっていることから、パッドからグランドまでの厚さは誘電体層厚の整数倍に制限され、完全なインピーダンス整合は困難であるという問題点があった。したがって、パッド部で反射が起こり、高速信号の伝送特性を劣化させていた。
【０００７】本発明は、以上述べた高速信号伝送用回路基板のパッド部のインピーダンス整合が困難であるという問題点を除去するため、伝送ラインより幅の広いパッドに対して、パッドから配線の引き出し方向にパッド直下のグランドのくり抜き部分を小さく形成して、パッドとグランドのオーバーラップ部分を形成し、このオーバーラップ量を調整することにより、インピーダンス整合を図り、パッド部での反射の少ない高速信号伝送用回路基板のパッド部の構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達成するために、信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することによりインピーダンス整合を図る高速信号伝送用回路基板のパッド部の構造において、表面に形成される幅の広いパッド部を有する第１の信号伝送用導体層と、該第１の信号伝送用導体層の下方に誘電体層を介して形成される第１のグランド／電源プレーン層と、該第１のグランド／電源プレーン層の下方に誘電体層を介して形成される第２の信号伝送用導体層と、該第２の信号伝送用導体層の下方に誘電体層を介して形成される第２のグランド／電源プレーン層と、前記パッド部の直下の前記第１のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は小さく、該パッド部の配線引き出し方向以外の方向の寸法は若干大きく形成されるくり抜き部と、前記第２の信号伝送用導体層に、前記第１のグランド／電源プレーン層のくり抜き部より若干大きめの配線禁止領域とを設けるようにしたものである。
【０００９】また、信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することによりインピーダンス整合を図る高速信号伝送用回路基板において、表面に形成される幅の広いパッド部を有する第１の信号伝送用導体層と、該第１の信号伝送用導体層の下方に誘電体層を介して形成される第１のグランド／電源プレーン層と、該第１のグランド／電源プレーン層の下方に誘電体層を介して形成される第２の信号伝送用導体層と、該第２の信号伝送用導体層の下方に誘電体層を介して形成される第２のグランド／電源プレーン層と、該第２のグランド／電源プレーン層の下方に誘電体層を介して形成される第３の信号伝送用導体層と、該第３の信号伝送用導体層の下方に誘電体層を介して形成される第３のグランド／電源プレーン層と、前記パッド部の直下の前記第１のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は小さく、該パッド部の配線引き出し方向以外の方向の寸法は若干大きく形成される第１のくり抜き部と、前記第２の信号伝送用導体層に、前記第１のくり抜き部より若干大きめの第１の配線禁止領域と、前記パッド部の直下の前記第２のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は若干小さく、前記パッド部の配線引き出し方向以外の方向の寸法は前記第１のくり抜き部より若干大きく形成される第２のくり抜き部と、前記第２の信号伝送用導体層に、前記第２のくり抜き部より若干大きめの第２の配線禁止領域とを設けるようにしたものである。
【００１０】
【作用】本発明によれば、上記したように、高速信号伝送用回路基板のパッド部でパッド直下のグランド／電源プレーンにくり抜き部を設ける際、パッドから伝送ラインの引き出し方向にパッドとグランド／電源プレーンのオーバーラップをインピーダンス整合が図れるようにくり抜き部を形成し、パッドからグランド／電源プレーンまでの誘電体層の厚さを部分的に変化させることにより、インピーダンス整合を図り、反射を抑え、高速信号の伝送特性の向上を図ることができる。
【００１１】
【実施例】以下、本発明の実施例について図を参照しながら詳細に説明する。図１は本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図１（ａ）はその高速信号伝送用回路基板のパッド部の上面図、図１（ｂ）はその高速信号伝送用回路基板のパッド部の断面図、図２はその高速信号伝送用回路基板のパッド部の分解斜視図である。
【００１２】これらの図において、２１は表層の伝送ライン、２２ａ及び２２ｂはグランド／電源プレーン、２３ａ〜２３ｄは誘電体層、２４は表層の伝送ライン２１のパッド、２５は第１のグランド／電源プレーン２２ａのくり抜き部、２６は伝送ライン２１とパッド２４の接続部、２７は中層の伝送ライン、２８は配線禁止領域、２９はパッド２４と第１のグランド／電源プレーン２２ａとのオーバーラップ部である。
【００１３】ここで、表層の伝送ライン２１は、その伝送ライン２１の幅と第１のグランド／電源プレーン２２ａまでの厚さ、すなわち、誘電体層２３ａの厚さによりインピーダンス整合されている。その表層の伝送ライン２１はパッド２４に接続されている。このパッド２４は、その表層の伝送ライン２１よりも幅が広い。そのパッド２４の直下の第１のグランド／電源プレーン２２ａにくり抜き部２５を設ける。この際、くり抜き部２５は、パッド２４から表層の伝送ライン２１の引き出し方向以外はパッド２４より若干大きく、引き出し方向には若干小さく形成する。したがって、パッド２４と第１のグランド／電源プレーン２２ａのオーバーラップ部２９が設けられる。
【００１４】また、グランド／電源プレーン２２ａ及び２２ｂ間の中層の伝送ライン２７の信号層には、くり抜き部２５よりも若干広めの配線禁止領域２８を設ける。このように構成し、オーバーラップ部２９のオーバーラップ量を調節することにより、表層の伝送ライン２１のパッド２４からグランド／電源プレーン２２ｂまでの誘電体層の厚さを部分的に変えることができ、パッド部のインピーダンス整合を図ることができる。
【００１５】本発明の高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を図３に示す。この図において、誘電率４．９の多層基板、表層の伝送ラインの幅０．２ｍｍ、誘電体層厚０．１１ｍｍ／層、周波数（ｆ）１０ＧＨｚの場合において、図３（ａ）に示すような３種類のパッドサイズ、つまり、パッドＡはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．３ｍｍであり、パッドＢはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．４ｍｍであり、パッドＣはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．５ｍｍである。
【００１６】このようなパッドサイズでシュミレーションを行った。ここで、特性インピーダンス（Ｚ0 ）を５０Ωにするには、図３（ｂ）の縦軸の特性インピーダンス５０Ωと各パッドのシュミレーション結果が交わる点よりオーバーラップ量（Ｌ）が求まる。すなわち、パッドＡ（長さが２．５ｍｍ、幅が０．３ｍｍ）の場合、オーバーラップ量１．０ｍｍ、パッドＢ（長さが２．５ｍｍ、幅が０．４ｍｍ）の場合、オーバーラップ量０．５ｍｍ、パッドＣ（長さが２．５ｍｍ、幅が０．５ｍｍ）の場合、オーバーラップ量０．２ｍｍとすれば、インピーダンス整合が可能になる。
【００１７】次に、本発明の第２実施例について説明する。図４は本発明の第２実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図４（ａ）はその高速信号伝送用回路基板のパッド部の上面図、図４（ｂ）はその高速信号伝送用回路基板のパッド部の断面図である。この実施例では、表層のパッドの幅が広くなった場合について述べる。
【００１８】この図において、３１は表層の伝送ライン、３２ａ〜３２ｃはグランド／電源プレーン、３３ａ〜３３ｆは誘電体層、３４は表層の伝送ライン３１のパッド、３５ａは第１のグランド／電源プレーン３２ａのくり抜き部、３５ｂは第２のグランド／電源プレーン３２ｂのくり抜き部、３６は表層の伝送ライン３１とパッド３４の接続部、３７ａ及び３７ｂは中層の伝送ライン、３８ａ及び３８ｂは中層の伝送ラインの配線禁止領域、３９ａは表層の伝送ライン３１のパッド３４と第１のグランド／電源プレーン３２ａとのオーバーラップ部、３９ｂは表層の伝送ライン３１のパッド３４と第２のグランド／電源プレーン３２ｂとのオーバーラップ部である。
【００１９】この実施例では、第１実施例では２層のグランド／電源プレーンであったものを３層に増やし、表層の伝送ライン３１のパッド３４と第１のグランド／電源プレーン３２ａとのオーバーラップ部３９ａ及び表層の伝送ライン３１のパッド３４と第２のグランド／電源プレーン３２ｂとのオーバーラップ部３９ｂを調節することにより、インピーダンス整合を図ることができる。
【００２０】なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００２１】
【発明の効果】以上、詳細に説明したように、本発明によれば、高速信号伝送用回路基板のパッド部でパッド直下のグランド／電源プレーンにくり抜き部を設ける際、パッドから伝送ラインの引き出し方向に、パッドとグランド／電源プレーンのオーバーラップをインピーダンス整合が図れるようにくり抜き部を形成する。
【００２２】したがって、パッドからグランド／電源プレーンまでの誘電体層の厚さを部分的に変化させることにより、インピーダンス整合を図り、反射を抑え、高速信号の伝送特性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図２】本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の分解斜視図である。
【図３】本発明の高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を示す図である。
【図４】本発明の第２の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図５】第１の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図６】第２の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図７】第２の従来例を示す高速信号伝送用回路基板の伝送ラインのパッド部の分解斜視図である。
【符号の説明】
２１，３１ 表層の伝送ライン
２２ａ，２２ｂ，３２ａ〜３２ｃ グランド／電源プレーン
２３ａ〜２３ｄ，３３ａ〜３３ｆ 誘電体層
２４，３４ 表層の伝送ラインのパッド
２５，３５ａ，３５ｂ くり抜き部
２６，３６ 伝送ラインとパッドの接続部
２７，３７ａ，３７ｂ 中層の伝送ライン
２８，３８ａ，３８ｂ 配線禁止領域
２９，３９ａ，３９ｂ オーバーラップ部
【０００１】
【産業上の利用分野】本発明は高速信号を伝送する回路基板のパッド部の構造に関するものである。
【０００２】
【従来の技術】従来、この種の分野の技術としては、「特願平３−１７９２３７ 高速信号伝送用回路基板」に開示されるものがある。図５はかかる第１の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図５（ａ）はその高速信号伝送用回路基板のパッド部の平面図、図５（ｂ）はその高速信号伝送用回路基板のパッド部の断面図である。
【０００３】これらの図に示すように、第１層（表層）は、高速信号用ライン（以下、伝送ラインという）層であり、伝送ライン１、部品搭載用パッド４及び接続用パッド（以下、総称してパッドという）、誘電体層３ａからなる。第２層はグランド／電源プレーン層であり、グランド／電源プレーン２ａ、誘電体層３ｂからなる。第３層は中層の伝送ライン層であり、中層の伝送ライン７、誘電体層３ｃからなる。第４層はグランド／電源プレーン層であり、グランド／電源プレーン２ｂ、誘電体層３ｄからなる。
【０００４】図６は第２の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図６（ａ）はその高速信号伝送用回路基板のパッド部の平面図、図６（ｂ）はその高速信号伝送用回路基板の伝送ラインのパッド部の断面図、図７はその高速信号伝送用回路基板の伝送ラインのパッド部の分解斜視図である。これらの図に示すように、第１層は、伝送ライン１１、パッド１４、誘電体層１３ａからなる。第２層はパッド１４の直下に部分的くり抜き部１５を設けたグランド／電源プレーン１２ａ、誘電体層１３ｂからなる。第３層はくり抜き部１５より若干広めの配線禁止領域１８、中層の伝送ライン１７、誘電体層１３ｃからなる。第４層はグランド／電源プレーン１２ｂ、誘電体層１３ｄからなる。なお、１６は伝送ラインとパッドとの接続部である。
【０００５】
【発明が解決しようとする課題】しかしながら、第１の従来例の場合、伝送ラインの幅と異なるパッドに対しては、インピーダンス整合を行っていなかった。また、伝送ラインをインピーダンス整合させているため、誘電体層の厚さが先に決まっており、パッドとグランド間の誘電体層の厚さが一定となっていることから、パッドに対してインピーダンス整合させようとした場合、パッドの幅を伝送ラインと同じにするより方法がないが、実際には部品搭載用パッドであったり、接続用パッドであったり、そのパッド幅はまちまちであり、インピーダンス整合が困難であるという問題点があった。
【０００６】この問題点を解決するために、第２の従来例のパッド部の直下のグランドに部分的にくり抜き部を設け、グランドまでの誘電体層の厚さを変えることで、パッド幅を伝送ラインと同じ幅にせずにインピーダンス整合を図ることができた。しかし、伝送ラインと誘電体層の厚さによるインピーダンス整合の関係より、１層あたりの誘電体層の厚さが決まっていることから、パッドからグランドまでの厚さは誘電体層厚の整数倍に制限され、完全なインピーダンス整合は困難であるという問題点があった。したがって、パッド部で反射が起こり、高速信号の伝送特性を劣化させていた。
【０００７】本発明は、以上述べた高速信号伝送用回路基板のパッド部のインピーダンス整合が困難であるという問題点を除去するため、伝送ラインより幅の広いパッドに対して、パッドから配線の引き出し方向にパッド直下のグランドのくり抜き部分を小さく形成して、パッドとグランドのオーバーラップ部分を形成し、このオーバーラップ量を調整することにより、インピーダンス整合を図り、パッド部での反射の少ない高速信号伝送用回路基板のパッド部の構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達成するために、信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することによりインピーダンス整合を図る高速信号伝送用回路基板のパッド部の構造において、表面に形成される幅の広いパッド部を有する第１の信号伝送用導体層と、該第１の信号伝送用導体層の下方に誘電体層を介して形成される第１のグランド／電源プレーン層と、該第１のグランド／電源プレーン層の下方に誘電体層を介して形成される第２の信号伝送用導体層と、該第２の信号伝送用導体層の下方に誘電体層を介して形成される第２のグランド／電源プレーン層と、前記パッド部の直下の前記第１のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は小さく、該パッド部の配線引き出し方向以外の方向の寸法は若干大きく形成されるくり抜き部と、前記第２の信号伝送用導体層に、前記第１のグランド／電源プレーン層のくり抜き部より若干大きめの配線禁止領域とを設けるようにしたものである。
【０００９】また、信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することによりインピーダンス整合を図る高速信号伝送用回路基板において、表面に形成される幅の広いパッド部を有する第１の信号伝送用導体層と、該第１の信号伝送用導体層の下方に誘電体層を介して形成される第１のグランド／電源プレーン層と、該第１のグランド／電源プレーン層の下方に誘電体層を介して形成される第２の信号伝送用導体層と、該第２の信号伝送用導体層の下方に誘電体層を介して形成される第２のグランド／電源プレーン層と、該第２のグランド／電源プレーン層の下方に誘電体層を介して形成される第３の信号伝送用導体層と、該第３の信号伝送用導体層の下方に誘電体層を介して形成される第３のグランド／電源プレーン層と、前記パッド部の直下の前記第１のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は小さく、該パッド部の配線引き出し方向以外の方向の寸法は若干大きく形成される第１のくり抜き部と、前記第２の信号伝送用導体層に、前記第１のくり抜き部より若干大きめの第１の配線禁止領域と、前記パッド部の直下の前記第２のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は若干小さく、前記パッド部の配線引き出し方向以外の方向の寸法は前記第１のくり抜き部より若干大きく形成される第２のくり抜き部と、前記第２の信号伝送用導体層に、前記第２のくり抜き部より若干大きめの第２の配線禁止領域とを設けるようにしたものである。
【００１０】
【作用】本発明によれば、上記したように、高速信号伝送用回路基板のパッド部でパッド直下のグランド／電源プレーンにくり抜き部を設ける際、パッドから伝送ラインの引き出し方向にパッドとグランド／電源プレーンのオーバーラップをインピーダンス整合が図れるようにくり抜き部を形成し、パッドからグランド／電源プレーンまでの誘電体層の厚さを部分的に変化させることにより、インピーダンス整合を図り、反射を抑え、高速信号の伝送特性の向上を図ることができる。
【００１１】
【実施例】以下、本発明の実施例について図を参照しながら詳細に説明する。図１は本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図１（ａ）はその高速信号伝送用回路基板のパッド部の上面図、図１（ｂ）はその高速信号伝送用回路基板のパッド部の断面図、図２はその高速信号伝送用回路基板のパッド部の分解斜視図である。
【００１２】これらの図において、２１は表層の伝送ライン、２２ａ及び２２ｂはグランド／電源プレーン、２３ａ〜２３ｄは誘電体層、２４は表層の伝送ライン２１のパッド、２５は第１のグランド／電源プレーン２２ａのくり抜き部、２６は伝送ライン２１とパッド２４の接続部、２７は中層の伝送ライン、２８は配線禁止領域、２９はパッド２４と第１のグランド／電源プレーン２２ａとのオーバーラップ部である。
【００１３】ここで、表層の伝送ライン２１は、その伝送ライン２１の幅と第１のグランド／電源プレーン２２ａまでの厚さ、すなわち、誘電体層２３ａの厚さによりインピーダンス整合されている。その表層の伝送ライン２１はパッド２４に接続されている。このパッド２４は、その表層の伝送ライン２１よりも幅が広い。そのパッド２４の直下の第１のグランド／電源プレーン２２ａにくり抜き部２５を設ける。この際、くり抜き部２５は、パッド２４から表層の伝送ライン２１の引き出し方向以外はパッド２４より若干大きく、引き出し方向には若干小さく形成する。したがって、パッド２４と第１のグランド／電源プレーン２２ａのオーバーラップ部２９が設けられる。
【００１４】また、グランド／電源プレーン２２ａ及び２２ｂ間の中層の伝送ライン２７の信号層には、くり抜き部２５よりも若干広めの配線禁止領域２８を設ける。このように構成し、オーバーラップ部２９のオーバーラップ量を調節することにより、表層の伝送ライン２１のパッド２４からグランド／電源プレーン２２ｂまでの誘電体層の厚さを部分的に変えることができ、パッド部のインピーダンス整合を図ることができる。
【００１５】本発明の高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を図３に示す。この図において、誘電率４．９の多層基板、表層の伝送ラインの幅０．２ｍｍ、誘電体層厚０．１１ｍｍ／層、周波数（ｆ）１０ＧＨｚの場合において、図３（ａ）に示すような３種類のパッドサイズ、つまり、パッドＡはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．３ｍｍであり、パッドＢはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．４ｍｍであり、パッドＣはパッド長さｌが２．５ｍｍ、パッド幅ｗが０．５ｍｍである。
【００１６】このようなパッドサイズでシュミレーションを行った。ここで、特性インピーダンス（Ｚ0 ）を５０Ωにするには、図３（ｂ）の縦軸の特性インピーダンス５０Ωと各パッドのシュミレーション結果が交わる点よりオーバーラップ量（Ｌ）が求まる。すなわち、パッドＡ（長さが２．５ｍｍ、幅が０．３ｍｍ）の場合、オーバーラップ量１．０ｍｍ、パッドＢ（長さが２．５ｍｍ、幅が０．４ｍｍ）の場合、オーバーラップ量０．５ｍｍ、パッドＣ（長さが２．５ｍｍ、幅が０．５ｍｍ）の場合、オーバーラップ量０．２ｍｍとすれば、インピーダンス整合が可能になる。
【００１７】次に、本発明の第２実施例について説明する。図４は本発明の第２実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図であり、図４（ａ）はその高速信号伝送用回路基板のパッド部の上面図、図４（ｂ）はその高速信号伝送用回路基板のパッド部の断面図である。この実施例では、表層のパッドの幅が広くなった場合について述べる。
【００１８】この図において、３１は表層の伝送ライン、３２ａ〜３２ｃはグランド／電源プレーン、３３ａ〜３３ｆは誘電体層、３４は表層の伝送ライン３１のパッド、３５ａは第１のグランド／電源プレーン３２ａのくり抜き部、３５ｂは第２のグランド／電源プレーン３２ｂのくり抜き部、３６は表層の伝送ライン３１とパッド３４の接続部、３７ａ及び３７ｂは中層の伝送ライン、３８ａ及び３８ｂは中層の伝送ラインの配線禁止領域、３９ａは表層の伝送ライン３１のパッド３４と第１のグランド／電源プレーン３２ａとのオーバーラップ部、３９ｂは表層の伝送ライン３１のパッド３４と第２のグランド／電源プレーン３２ｂとのオーバーラップ部である。
【００１９】この実施例では、第１実施例では２層のグランド／電源プレーンであったものを３層に増やし、表層の伝送ライン３１のパッド３４と第１のグランド／電源プレーン３２ａとのオーバーラップ部３９ａ及び表層の伝送ライン３１のパッド３４と第２のグランド／電源プレーン３２ｂとのオーバーラップ部３９ｂを調節することにより、インピーダンス整合を図ることができる。
【００２０】なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００２１】
【発明の効果】以上、詳細に説明したように、本発明によれば、高速信号伝送用回路基板のパッド部でパッド直下のグランド／電源プレーンにくり抜き部を設ける際、パッドから伝送ラインの引き出し方向に、パッドとグランド／電源プレーンのオーバーラップをインピーダンス整合が図れるようにくり抜き部を形成する。
【００２２】したがって、パッドからグランド／電源プレーンまでの誘電体層の厚さを部分的に変化させることにより、インピーダンス整合を図り、反射を抑え、高速信号の伝送特性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図２】本発明の第１の実施例を示す高速信号伝送用回路基板のパッド部の分解斜視図である。
【図３】本発明の高速信号伝送用回路基板における特性インピーダンスのシュミレーション結果を示す図である。
【図４】本発明の第２の実施例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図５】第１の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図６】第２の従来例を示す高速信号伝送用回路基板のパッド部の構造を示す図である。
【図７】第２の従来例を示す高速信号伝送用回路基板の伝送ラインのパッド部の分解斜視図である。
【符号の説明】
２１，３１ 表層の伝送ライン
２２ａ，２２ｂ，３２ａ〜３２ｃ グランド／電源プレーン
２３ａ〜２３ｄ，３３ａ〜３３ｆ 誘電体層
２４，３４ 表層の伝送ラインのパッド
２５，３５ａ，３５ｂ くり抜き部
２６，３６ 伝送ラインとパッドの接続部
２７，３７ａ，３７ｂ 中層の伝送ライン
２８，３８ａ，３８ｂ 配線禁止領域
２９，３９ａ，３９ｂ オーバーラップ部
【特許請求の範囲】
【請求項１】 信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することによりインピーダンス整合を図る高速信号伝送用回路基板のパッド部の構造において、（ａ）表面に形成される幅の広いパッド部を有する第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導体層の下方に誘電体層を介して形成される第１のグランド／電源プレーン層と、（ｃ）該第１のグランド／電源プレーン層の下方に誘電体層を介して形成される第２の信号伝送用導体層と、（ｄ）該第２の信号伝送用導体層の下方に誘電体層を介して形成される第２のグランド／電源プレーン層と、（ｅ）前記パッド部の直下の前記第１のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は小さく、該パッド部の配線引き出し方向以外の方向の寸法は若干大きく形成されるくり抜き部と、（ｆ）前記第２の信号伝送用導体層に、前記第１のグランド／電源プレーン層のくり抜き部より若干大きめの配線禁止領域とを設けることを特徴とする高速信号伝送用回路基板のパッド部の構造。
【請求項２】 信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することによりインピーダンス整合を図る高速信号伝送用回路基板のパッド部の構造において、（ａ）表面に形成される幅の広いパッド部を有する第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導体層の下方に誘電体層を介して形成される第１のグランド／電源プレーン層と、（ｃ）該第１のグランド／電源プレーン層の下方に誘電体層を介して形成される第２の信号伝送用導体層と、（ｄ）該第２の信号伝送用導体層の下方に誘電体層を介して形成される第２のグランド／電源プレーン層と、（ｅ）該第２のグランド／電源プレーン層の下方に誘電体層を介して形成される第３の信号伝送用導体層と、（ｆ）該第３の信号伝送用導体層の下方に誘電体層を介して形成される第３のグランド／電源プレーン層と、（ｇ）前記パッド部の直下の前記第１のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は小さく、該パッド部の配線引き出し方向以外の方向の寸法は若干大きく形成される第１のくり抜き部と、（ｈ）前記第２の信号伝送用導体層に、前記第１のくり抜き部より若干大きめの第１の配線禁止領域と、（ｉ）前記パッド部の直下の前記第２のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は若干小さく、前記パッド部の配線引き出し方向以外の方向の寸法は前記第１のくり抜き部より若干大きく形成される第２のくり抜き部と、（ｊ）前記第２の信号伝送用導体層に、前記第２のくり抜き部より若干大きめの第２の配線禁止領域とを設けることを特徴とする高速信号伝送用回路基板のパッド部の構造。
【請求項１】 信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することによりインピーダンス整合を図る高速信号伝送用回路基板のパッド部の構造において、（ａ）表面に形成される幅の広いパッド部を有する第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導体層の下方に誘電体層を介して形成される第１のグランド／電源プレーン層と、（ｃ）該第１のグランド／電源プレーン層の下方に誘電体層を介して形成される第２の信号伝送用導体層と、（ｄ）該第２の信号伝送用導体層の下方に誘電体層を介して形成される第２のグランド／電源プレーン層と、（ｅ）前記パッド部の直下の前記第１のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は小さく、該パッド部の配線引き出し方向以外の方向の寸法は若干大きく形成されるくり抜き部と、（ｆ）前記第２の信号伝送用導体層に、前記第１のグランド／電源プレーン層のくり抜き部より若干大きめの配線禁止領域とを設けることを特徴とする高速信号伝送用回路基板のパッド部の構造。
【請求項２】 信号伝送用導体層と中層に形成したグランド／電源プレーンとの間に誘電体層を形成することによりインピーダンス整合を図る高速信号伝送用回路基板のパッド部の構造において、（ａ）表面に形成される幅の広いパッド部を有する第１の信号伝送用導体層と、（ｂ）該第１の信号伝送用導体層の下方に誘電体層を介して形成される第１のグランド／電源プレーン層と、（ｃ）該第１のグランド／電源プレーン層の下方に誘電体層を介して形成される第２の信号伝送用導体層と、（ｄ）該第２の信号伝送用導体層の下方に誘電体層を介して形成される第２のグランド／電源プレーン層と、（ｅ）該第２のグランド／電源プレーン層の下方に誘電体層を介して形成される第３の信号伝送用導体層と、（ｆ）該第３の信号伝送用導体層の下方に誘電体層を介して形成される第３のグランド／電源プレーン層と、（ｇ）前記パッド部の直下の前記第１のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は小さく、該パッド部の配線引き出し方向以外の方向の寸法は若干大きく形成される第１のくり抜き部と、（ｈ）前記第２の信号伝送用導体層に、前記第１のくり抜き部より若干大きめの第１の配線禁止領域と、（ｉ）前記パッド部の直下の前記第２のグランド／電源プレーン層に該パッド部の配線引き出し方向の寸法は若干小さく、前記パッド部の配線引き出し方向以外の方向の寸法は前記第１のくり抜き部より若干大きく形成される第２のくり抜き部と、（ｊ）前記第２の信号伝送用導体層に、前記第２のくり抜き部より若干大きめの第２の配線禁止領域とを設けることを特徴とする高速信号伝送用回路基板のパッド部の構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開平６−２６０７７３
【公開日】平成６年（１９９４）９月１６日
【国際特許分類】
【出願番号】特願平５−４１６４９
【出願日】平成５年（１９９３）３月３日
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【公開日】平成６年（１９９４）９月１６日
【国際特許分類】
【出願日】平成５年（１９９３）３月３日
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
[ Back to top ]