２ステージ電圧コンバータのための制御回路
【課題】効率がより高く、出費が少なく、１つのＩＣだけでマルチステージ電圧コンバータを構成する。
【解決手段】本発明の一実施例に係わるマルチステージ電圧コンバータは、入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、
前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御するようになっている、単一パッケージ内に設けられた制御回路とを備えている。
制御回路は、閉ループフィードバックを使って、第１ステージのコンバータと第２ステージのコンバータとを別々に制御できる。
【解決手段】本発明の一実施例に係わるマルチステージ電圧コンバータは、入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、
前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御するようになっている、単一パッケージ内に設けられた制御回路とを備えている。
制御回路は、閉ループフィードバックを使って、第１ステージのコンバータと第２ステージのコンバータとを別々に制御できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２ステージ（２段）電圧コンバータのための制御回路に関する。
【背景技術】
【０００２】
マルチフェー（多相）インターリーブバックコンバータは、コンピュータのマザーボードにおける電圧レギュレータとして、一般に使用されている。このマルチフェーズコンバータは、一般に、並列に接続され、位相シフトされた数個の同期バックコンバータを備えている。このコンバータは、一般に、１２Ｖの入力を変換し、約１.３Ｖの電圧、および少なくとも１００Ａの電流を、ＣＰＵソケットに供給する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
最近、ＣＰＵクロック速度が次第に速くなるという傾向が進んだ結果、ＣＰＵが必要とする電流が増加し、ＣＰＵソケットのスルーレートの条件も増加している。
【０００４】
ちなみに、一般にＣＰＵの電圧条件は低下したが、電圧入力は、上記のように過去の約５Ｖから、一般的な１２Ｖの入力に変化した。当然ながら、時間が経過するにつれ、これらニーズの変化に合うような電圧レギュレータが出現した。
【０００５】
すなわち、電流を追加できるように、別の位相が追加され、必要なスルーレートを提供できるように、別の出力コンデンサが追加された。更に、コンバータのデューティサイクルは低下した。その結果、コンバータは、上記のように、追加位相およびコンデンサを収容するための、より広いボードスペースが必要となった。
【０００６】
これらの問題に対する１つの解決案は、２ステージ電圧コンバータ、または他のマルチステージ電圧コンバータを使用することである。このマルチステージ電圧コンバータでは、第１ステージに、単一フェーズ（単相）またはマルチフェーズ（多相）の同期バックコンバータが設けられ、このコンバータは、第２ステージ内のマルチフェーズ同期バックコンバータと直列に接続される。
【０００７】
この第１ステージは、一般に入力電圧をステップダウンし、比較的低いスイッチング周波数を有するので、比較的効率がよい。第２ステージは、このより低い電圧を入力として取り込み、その出力は、ＣＰＵソケットに供給される。
【０００８】
第２ステージは、一般に高い周波数でスイッチングされ、第１ステージから第２ステージに供給される比較的低い入力バス電圧に鑑み、周波数がより高いことは、問題を生じさせていない。このより低い電圧を使用することにより、第２ステージのより高い周波数でのスイッチング損失が低下している。
【０００９】
第２ステージにおけるスイッチング周波数がより高いことにより、出力における必要なフィルタの数を少なくすることも可能となっている。したがって、インダクタが小さくなったこと、および出力コンデンサの数が少なくなった結果、部品数、ボードスペース、およびポストを節約できる。更に、高周波にすることにより、広いバンド幅を使用することが可能となっている。
【００１０】
従来、第２ステージが別の独立した閉ループコントローラを使用し、かつマルチステージ電圧コントローラは、閉ループ内の第１ステージで作動させられていた。このような解決案は、良好な結果を提供できるが、２つの別個の制御ＩＣを使用しなければならない。
【００１１】
従って、コンバータの第１ステージと第２ステージの双方を制御するために、単一の制御回路、好ましくは、１つのＩＣを利用するマルチステージ電圧コンバータを提供することが有利である。
【００１２】
従って、本発明の目的は、効率がより高く、経費が少なく、上記問題を解消できるマルチステージ電圧コンバータを提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一実施例に係わるマルチステージ電圧コンバータは、入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御するようになっている、単一パッケージ内に設けられた制御回路とを備えている。
【００１４】
本発明の別の実施例に係わるマルチステージ電圧コンバータは、入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御するようになっている制御回路とを備え、前記制御回路は、前記第１ステージのコンバータのデューティサイクルが一定のままとなるように、前記第１ステージのコンバータを制御するようになっている。
【００１５】
本発明の別の実施例に係わるマルチステージ電圧コンバータは、入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、前記第１ステージのコンバータと第２ステージのコンバータの双方を制御するようになっている制御回路とを備え、前記制御回路は、前記第１ステージのコンバータのデューティサイクルが、前記第２ステージのコンバータのデューティサイクルに従うように、前記第１ステージのコンバータを制御するようになっている。
【００１６】
添付図面を参照して行う本発明の次の詳細な説明から、本発明の上記以外の特徴および利点が明らかとなると思う。
【００１７】
本願の一実施例にかかわるマルチステージ電圧コンバータは、１つの集積回路内に設けられたマルチステージ電圧コンバータの第１ステージおよび第２ステージ（並びに、設けられている場合には、別のステージ）の各々を制御するための制御回路を備えている。
【００１８】
上記のように、第１ステージのための閉ループコントローラおよび第２ステージのための別個の閉ループコントローラを設けることにより、マルチステージ電圧コンバータを閉ループ状態で制御することが一般的である。しかし、そのために、通常、２つのコントローラＩＣを使用しなければならないので、非効率的である。
【００１９】
図１〜図３は、単一集積回路内に設けられたマルチステージ電圧コンバータの第１ステージと第２ステージの双方を制御するようになっている、本発明にかかわる１つの制御用ＩＣの３つの例を示す。図１〜図３には、一般にＩＣと組み合わせて使用される関連するＰＷＭ、およびドライバー回路を用いないＩＣが示されている。
【００２０】
図１は、いわゆる独立／独立回路トポロジーを利用する制御用ＩＣ１０を示す。図１から分かるように、ＩＣ１０は、２ステージ電圧コントローラの各ステージのためのエラー増幅器ＥＡ出力１２、１４を備え、更にこれら各ステージからのフィードバック（ＦＢ）入力１６、１８も含んでいる。これら２つのステージのためのクロック周波数出力１９、２０も設けられている。
【００２１】
更に、バイアスおよび基準出力２２を介して、第１ステージおよび第２ステージをドライブするのに使用されるドライバー回路へ、バイアスおよび基準情報を提供できる。
【００２２】
更に、第１ステージのための補償ネットワーク２００および第２ステージのための補償ネットワーク３００も示されている。このステージの補償ネットワーク２００は、第１ステージの第１出力電圧ＶＯ１を受信し、フィードバック入力１６へフィードバック情報を提供する。この情報は、第１エラー増幅器の出力１２において、第１エラー増幅器の出力信号を発生するのにも使用される。
【００２３】
同様に、第２ステージのための補償ネットワーク３００は、コンバータの第２ステージからの第２出力電圧ＶＯ２を受信し、第２フィードバック入力１８へフィードバック情報を提供する。この情報は、第２エラー増幅器の出力１４から、第２エラー増幅器の出力信号を発生するのにも使用される。
【００２４】
図２は、制御集積回路１０ａの別の実施例も示している。この集積回路は、マルチステージ電圧コントローラの第１ステージ、および第２ステージの双方を制御するために、固定デューティサイクル／独立回路トポロジーを使用している。
【００２５】
図２に示すように、このＩＣ１０ａは、第１ステージのための単一エラー増幅器の出力１４ａと、第２ステージからの単一フィードバック入力１８ａとを有する。第１ステージのデューティサイクルは一定であるので、第１ステージのためのエラー増幅器出力、またはフィードバックはない。
【００２６】
しかし、この制御用ＩＣ１０ａは、第１ステージおよび第２ステージのためのそれぞれの２つの周波数出力１９ａ、２０ａも含んでいる。バイアスおよび基準出力２２ａを介して、第１ステージおよび第２ステージをドライブするのに使用されるドライバー回路へ、バイアスおよび基準情報を提供できる。第２ステージのための補償回路３００ａは、上記補償回路３００と実質的に同じように作動する。この実施例では、第１ステージのための補償回路は不要であることに留意されたい。
【００２７】
図３は、マルチステージ電圧コンバータの２つのステージを制御するために、スレーブ／従属回路トポロジーを使用する制御ＩＣ１０ｂの別の例を示す。この制御用ＩＣ１０ｂは、単一のエラー増幅器の出力１２ｂを発生し、この出力は、第１ステージおよび第２ステージの双方に提供される。この制御用ＩＣ１０ｂは、第２ステージからのフィードバック入力１８ｂ、および第１ステージおよび第２ステージのためのそれぞれの２つの周波数出力１９ｂ、２０ｂも含んでいる。
【００２８】
バイアスおよび基準出力２２ｂを介して、第１ステージおよび第２ステージをドライブするのに使用されるドライバー回路へ、バイアスおよび基準情報を提供できる。補償回路３００ｂは、上記補償回路３００と同じように作動する。この実施例においても、第１ステージのための補償回路は使用されていない。
【００２９】
これら制御用ＩＣ１０、１０ａおよび１０ｂは、適当な制御信号を発生するよう、第１ステージおよび第２ステージに接続されている。これら制御用ＩＣは、第１ステージおよび第２ステージへ周波数出力を提供するようになっていることが好ましい。
【００３０】
これら２つの周波数信号は、異なる方法で得ることができる。その１つの方法は、２つの発振器を設け、２つの周波数信号が互いに独立することを保証する方法である。別の方法は、第１ステージまたは第２ステージの一方のスイッチング周波数を、他方のステージのスイッチング周波数の倍数に設定し、１つの発振器だけでよいようにする方法である。
【００３１】
図４〜図６は、３つの制御用ＩＣ１０、１０ａおよび１０ｂを使用するマルチステージ電圧コンバータの実施例を示す。
【００３２】
図４は、制御用ＩＣ１０が、第１ステージドライバー３０および複数の第２ステージドライバー４０ａ、４０ｂ、４０ｎに接続された制御用ＩＣ１０を有するマルチステージ電圧コンバータ１００を示す。このドライバー３０は、第１ステージの変換デバイス３５、すなわち、スイッチＱ１、Ｑ２をドライブし、出力電圧ＶＯ１を発生する。
【００３３】
このドライバー４０ａ、４０ｂ、４０ｎは、第２ステージの変換デバイス４５ａ、４５ｂ、４５ｎをドライブするのに同じように使用される。図示するように、抵抗器Ｒ１、Ｒ２によって形成された抵抗分圧器を介し、制御用ＩＣ１０へ出力電圧ＶＯ１がフィードバック信号として提供される。しかし、第１出力電圧ＶＯ１を、このように与えなくてもよいことは理解できると思う。
【００３４】
出力電圧ＶＯ１は、第１ステージの補償ネットワーク２００へ与えられ、この電圧は、次に、ＩＣ１０のフィードバック入力１６およびエラー増幅器の出力１２、並びに第１ステージのドライバーＩＣ３０のエラー増幅器の入力３２へ与えられる。従って、第１ステージのドライバー３０は、ドライバー３０へ提供される周波数、およびエラー信号を調節するために、出力電圧ＶＯ１を利用する閉ループアーキテクチャに基づき、制御される。
【００３５】
かかる閉ループシステムは、当技術分野で公知であるので、更に詳細に説明しなくてもよいと思う。
【００３６】
第２ステージの出力電圧ＶＯ２は、同様に、第２ステージのための補償ネットワーク３００に加えられ、次に、この電圧は、フィードバック入力１８に送られる。
【００３７】
ＩＣ１０のエラー増幅器の出力１４は、第２ステージのためのドライバー４０ａ、４０ｂ、４０ｎのエラー増幅器の入力４２ａ、４２ｂ、４２ｎに接続されている。これらのドライバーは、第２出力電圧ＶＯ２を発生する変換デバイス４５ａ、４５ｂ、４５ｎをドライブするのに使用される。第１ステージの出力電圧ＶＯ１は、第２ステージの変換デバイス４５ａ、４５ｂ、４５ｎへの入力として使用される。
【００３８】
バイアスおよび基準出力２２を介して、ドライバー３０およびドライバー４０ａ〜４０ｎにも、適当なバイアスおよび基準情報が提供される。このように、出力電圧ＶＯ２がドライバー４０ａ〜４０ｎへ提供されるエラー信号を制御するためのフィードバックを行い、もって第２ステージのコンバータを制御するよう、閉ループアーキテクチャを使用して、第２ステージのドライバー４０ａ、４０ｂ、４０ｎが同様に制御される。
【００３９】
従って、図４では、電圧コンバータ１００の第１ステージおよび第２ステージの双方に対して閉ループ制御を行うのに、単一ＩＣ制御回路１０が使用される。第１ステージに対して行われる閉ループ制御は、第２ステージに対して行われる閉ループ制御から独立しているので、このようなアプローチを、独立／独立回路トポロジーと呼ぶことは理解できると思う。
【００４０】
図５は、制御用ＩＣ１０ａを使用するマルチステージ電圧コンバータ１００’の別の例を示す。
【００４１】
制御用ＩＣ１０ａは、第１ステージのドライバー３０’および第２ステージの変換デバイス４５ａ’、４５ｂ’、４５ｎ’をドライブする複数の第２ステージのドライバー４０ａ’、４０ｂ’、４０ｎ’に接続されている。
【００４２】
この例の回路では、ドライバー３０’は、一定のデューティサイクルで作動する。エラー増幅器の入力３２’は、ＩＣ１０ａのバイアスおよび基準出力２２’に与えられており、制御用ＩＣ１０ａから、ドライバー３０’へ一定のクロック周波数の出力が提供される。しかし、第２ステージＶＯ２’の出力電圧は、第２ステージのための補償ネットワーク３００’に与えられており、次に、この電圧は、フィードバック入力１８ａに与えられる。
【００４３】
ＩＣ１０ａのエラー増幅器の出力１４ａは、第２ステージのためのドライバー４０ａ’、４０ｂ’、４０ｎ’のエラー増幅器の入力４２ａ’、４２ｂ’、４２ｎ’に与えられる。バイアスおよび基準出力２２’を介し、ドライバー３０’およびドライバー４０ａ’〜４０ｎ’には、バイアスおよび基準情報も提供される。従って、図５の回路は、一定の周波数およびデューティサイクルで第１ステージを制御し、閉ループ状態で第２ステージを制御する単一集積回路のコントローラ１０ａを構成している。
【００４４】
第１ステージの変換デバイス３５’は、入力電圧を電圧ＶＯ１にステップダウンするのに使用されているが、この電圧ＶＯ１は、厳密に制御する必要はない。
【００４５】
図６は、第１ステージのドライバー３０”、および複数の第２ステージのドライバー４０ａ”、４０ｂ”、４０ｎ”に接続された図３の制御用ＩＣ１０ｂを使用するマルチステージ電圧コンバータ１００”を示す。
【００４６】
この例の回路では、第１ステージのドライバー３０”は、第２ステージのドライバー４０ａ”〜４０ｎ”と同じデューティサイクルで作動する。第２ステージの出力電圧ＶＯ２”は、第２ステージのための補償ネットワーク３００”へフィードバックとして提供され、次にこの電圧は、フィードバック入力１８ａに与えられる。
【００４７】
ＩＣ１０ｂのエラー増幅器の出力１４ｂは、第２ステージのためのドライバー４０ａ”、４０ｂ”、４０ｎ”のエラー増幅器の入力４２ａ”、４２ｂ”、４２ｎ”、並びにドライバー３０”のエラー増幅器の入力へ提供される。バイアスおよび基準出力２２”を介し、ドライバー３０”およびドライバー４０ａ”〜４０ｎ”へは、適当なバイアスおよび基準情報も提供される。
【００４８】
従って、図６の回路では、第２ステージの閉ループ情報によって提供される情報に基づき、第１ステージのコンバータが制御される。すなわち、第２ステージの出力電圧ＶＯ２からのフィードバックに基づき、第２ステージのドライバーのエラー入力４２ａ”、４２ｂ”、４２ｎ”へ提供されるのと同じエラー増幅器の出力信号が、ドライバー３０”のエラー入力３２”へ提供される。
【００４９】
図４〜図６では、第１ステージは、単一のマルチステージ出力へ給電するように示されている。しかし、マルチ出力を有する２ステージ電圧コンバータ（またはマルチ出力を有する単一ステージのコンバータ）を設けてもよい。この場合、第１ステージは、第２ステージ電圧コンバータの入力へ、バス電圧または入力電圧を供給する。次に、第２ステージの各出力は、特定のシステムの条件を満たすように働く。
【００５０】
図７は、マルチ出力制御用ＩＣ７０の原理を示す。図７では、ＩＣのピンおよびそれらの機能は、一般化されている。図７は、入力／出力ペア（入力１／出力１、入力２／出力２、．．．入力Ｎ／出力Ｎ）のＮ個のセットを示す。このような一般化された表示では、各入力／出力ペアは、１つのステージのコンバータの条件を満たすように働く。
【００５１】
このステージのコンバータは、単一フェーズ（単相）のコンバータでもよいし、またはマルチフェーズ（多相）のコンバータでもよい。このステージの入力および出力は、（図８に示されるような）単一ステージのコンバータまたは（図９に示すような）マルチステージのコンバータに対しても使用できるという点で、極めて汎用性がある。
【００５２】
マルチ出力制御用ＩＣのための制御方式は、多数の可能性を有する。入力／出力ペアのすべてまたは一部は、各ステージのコンバータが、上記のように固定デューティサイクル、またはスレーブ構造で作動するステージ電圧コンバータの他の部分と共に閉ループを作動させるように構成してもよい。
【００５３】
図７〜図９では、ＩＣの制御の能力、および各ステージのコンバータのコンフィギュレーションは一般化されている。
【００５４】
更に図７〜図９では、制御用ＩＣとドライバーは、図４〜図６のように別個に示されてはいない。設計の細部が必要性を示唆している場合、本明細書に説明した制御用ＩＣのいずれかのための制御機能とドライバーとを統合することが可能である。
【００５５】
２００６年１０月１９日に出願された「マルチ出力コンバータおよび制御用ＩＣ」を発明の名称とする米国特許出願第11/551,054号には、マルチ出力電圧を電圧コンバータに提供するための原理が詳細に記載されている。このシステムによれば、第２ステージの各変換デバイスの出力は、異なる負荷、またはサブシステムに給電するのに使用できる。
【００５６】
本願は、２ステージ電圧コンバータの第１ステージの作動を制御するための、更に別の方法を識別するものである。前に説明した方法は、閉ループフィードバックを使って双方のステージを制御することを開示するものである。
【００５７】
しかし、本発明によれば、上記のような固定されたデューティサイクルおよびスレーブ構造を実現するために、制御用ＩＣが必要とするコストおよびダイのサイズは、閉ループコントローラの場合よりも減少している。固定デューティサイクルおよびスレーブ構造の双方によって、制御用ＩＣのまわりで必要な受動的部品の数を少なくし、しかも、第１ステージを制御することが可能となっている。
【００５８】
更に、本発明の制御回路は、必要な制御用ＩＣの数を少なくし、従って構造を簡略化できる。
【００５９】
本発明によれば、従来の２つのコントローラダイよりも面積が小さく、より安価な２ステージ電圧コントローラを使用できるので、ダイ全体のコストを低減できる。
【００６０】
更に本発明によれば、本発明を用いない場合、２つのＩＣにより二重となっていた所定の共通するＩＣの特徴／機能を組み合わせることが可能である。
【００６１】
更に上記のように、本発明では、制御用ＩＣの数を低減し、共通するＩＣの特徴部品、および機能をまとめることができるので、制御用ＩＣの周辺のパッシブ部品の数を低減できる。
【００６２】
更に本発明によれば、より少数のＩＣおよび受動的部品でよいので、ボード面積を小さくすることができる。
【００６３】
更に、固定デューティサイクル／独立回路トポロジーと比較したときに、バス容量が少ないスレーブ／独立回路トポロジーを使用できることが理解できると思う。
【００６４】
更に、上記のように、本発明は、マルチ出力制御用ＩＣにも適用できる。このＩＣは、回路設計者が単一またはマルチステージ電圧コンバータ構造、マルチフェーズ、および従来の単一フェーズの作動、並びにシステムのために種々の制御回路トポロジーを選択できるようにするという点で、極めて汎用性がある。
【００６５】
以上、本発明の特定の実施例を参照し、本発明について説明したが、当業者には、その他の多くの変形例および変更例、並びにその他の用途が明らかであると思う。従って、本発明は、本明細書に示した特定の開示によって限定されるものでなく、特許請求の範囲のみによって定められるものである。
【００６６】
関連出願とのクロスレファレンス
本願は、２００５年１１月２８日に出願された「２ステージ電圧コンバータのための制御技術」を発明の名称とする米国仮特許出願第60/740,008号の権利を主張するものであり、この出願の内容を、本明細書で参考例として援用する。
【００６７】
本願は、２００５年１０月２８日に出願された「マルチ出力コンバータ制御用ＩＣ」を発明の名称とする米国仮特許出願第60/731,206号の権利に基づく権利を主張して２００６年１０月１９日に出願された「マルチ出力コンバータおよび制御用ＩＣ」を発明の名称とする米国特許出願第11/551,054号にも関連し、これら双方の出願の全内容を、本明細書で参考例として援用する。
【図面の簡単な説明】
【００６８】
【図１】本願の一実施例に係わるマルチステージ電圧コントローラのための制御用集積回路の図である。
【図２】本願の別の実施例に係わるマルチステージ電圧コントローラのための制御用集積回路の図である。
【図３】本願の別の実施例に係わるマルチステージ電圧コントローラのための制御用集積回路の図である。
【図４】本発明の一実施例に係わる図１の制御用集積回路を使用するマルチステージ電圧コンバータの図である。
【図５】本発明の一実施例に係わる図２の制御用集積回路を使用するマルチステージ電圧コンバータの図である。
【図６】本発明の一実施例に係わる図３の制御用集積回路を使用するマルチステージ電圧コンバータの図である。
【図７】本発明の一実施例に係わるマルチ出力制御回路を示す。
【図８】本発明の一実施例に係わる図７の制御回路を使用する、単一ステージの電圧コンバータを示す。
【図９】本発明の一実施例に係わる図７の制御回路を使用する、マルチステージの電圧コンバータを示す。
【符号の説明】
【００６９】
１０、１０ａ、１０ｂ 制御用ＩＣ
１２、１４ エラー増幅器の出力
１６、１８ フィードバックの入力
１９、２０ クロック周波数の出力
２２ バイアスおよび基準出力
３０ 第１ステージのドライバー
３５ 第１ステージのコンバータデバイス
４０、４０ａ、４０ｂ、４０ｎ 第２ステージのドライバー
４５ａ、４５ｂ、４５ｎ 第２ステージの変換デバイス
２００、３００ 補償ネットワーク
【技術分野】
【０００１】
本発明は、２ステージ（２段）電圧コンバータのための制御回路に関する。
【背景技術】
【０００２】
マルチフェー（多相）インターリーブバックコンバータは、コンピュータのマザーボードにおける電圧レギュレータとして、一般に使用されている。このマルチフェーズコンバータは、一般に、並列に接続され、位相シフトされた数個の同期バックコンバータを備えている。このコンバータは、一般に、１２Ｖの入力を変換し、約１.３Ｖの電圧、および少なくとも１００Ａの電流を、ＣＰＵソケットに供給する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
最近、ＣＰＵクロック速度が次第に速くなるという傾向が進んだ結果、ＣＰＵが必要とする電流が増加し、ＣＰＵソケットのスルーレートの条件も増加している。
【０００４】
ちなみに、一般にＣＰＵの電圧条件は低下したが、電圧入力は、上記のように過去の約５Ｖから、一般的な１２Ｖの入力に変化した。当然ながら、時間が経過するにつれ、これらニーズの変化に合うような電圧レギュレータが出現した。
【０００５】
すなわち、電流を追加できるように、別の位相が追加され、必要なスルーレートを提供できるように、別の出力コンデンサが追加された。更に、コンバータのデューティサイクルは低下した。その結果、コンバータは、上記のように、追加位相およびコンデンサを収容するための、より広いボードスペースが必要となった。
【０００６】
これらの問題に対する１つの解決案は、２ステージ電圧コンバータ、または他のマルチステージ電圧コンバータを使用することである。このマルチステージ電圧コンバータでは、第１ステージに、単一フェーズ（単相）またはマルチフェーズ（多相）の同期バックコンバータが設けられ、このコンバータは、第２ステージ内のマルチフェーズ同期バックコンバータと直列に接続される。
【０００７】
この第１ステージは、一般に入力電圧をステップダウンし、比較的低いスイッチング周波数を有するので、比較的効率がよい。第２ステージは、このより低い電圧を入力として取り込み、その出力は、ＣＰＵソケットに供給される。
【０００８】
第２ステージは、一般に高い周波数でスイッチングされ、第１ステージから第２ステージに供給される比較的低い入力バス電圧に鑑み、周波数がより高いことは、問題を生じさせていない。このより低い電圧を使用することにより、第２ステージのより高い周波数でのスイッチング損失が低下している。
【０００９】
第２ステージにおけるスイッチング周波数がより高いことにより、出力における必要なフィルタの数を少なくすることも可能となっている。したがって、インダクタが小さくなったこと、および出力コンデンサの数が少なくなった結果、部品数、ボードスペース、およびポストを節約できる。更に、高周波にすることにより、広いバンド幅を使用することが可能となっている。
【００１０】
従来、第２ステージが別の独立した閉ループコントローラを使用し、かつマルチステージ電圧コントローラは、閉ループ内の第１ステージで作動させられていた。このような解決案は、良好な結果を提供できるが、２つの別個の制御ＩＣを使用しなければならない。
【００１１】
従って、コンバータの第１ステージと第２ステージの双方を制御するために、単一の制御回路、好ましくは、１つのＩＣを利用するマルチステージ電圧コンバータを提供することが有利である。
【００１２】
従って、本発明の目的は、効率がより高く、経費が少なく、上記問題を解消できるマルチステージ電圧コンバータを提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一実施例に係わるマルチステージ電圧コンバータは、入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御するようになっている、単一パッケージ内に設けられた制御回路とを備えている。
【００１４】
本発明の別の実施例に係わるマルチステージ電圧コンバータは、入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御するようになっている制御回路とを備え、前記制御回路は、前記第１ステージのコンバータのデューティサイクルが一定のままとなるように、前記第１ステージのコンバータを制御するようになっている。
【００１５】
本発明の別の実施例に係わるマルチステージ電圧コンバータは、入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、前記第１ステージのコンバータと第２ステージのコンバータの双方を制御するようになっている制御回路とを備え、前記制御回路は、前記第１ステージのコンバータのデューティサイクルが、前記第２ステージのコンバータのデューティサイクルに従うように、前記第１ステージのコンバータを制御するようになっている。
【００１６】
添付図面を参照して行う本発明の次の詳細な説明から、本発明の上記以外の特徴および利点が明らかとなると思う。
【００１７】
本願の一実施例にかかわるマルチステージ電圧コンバータは、１つの集積回路内に設けられたマルチステージ電圧コンバータの第１ステージおよび第２ステージ（並びに、設けられている場合には、別のステージ）の各々を制御するための制御回路を備えている。
【００１８】
上記のように、第１ステージのための閉ループコントローラおよび第２ステージのための別個の閉ループコントローラを設けることにより、マルチステージ電圧コンバータを閉ループ状態で制御することが一般的である。しかし、そのために、通常、２つのコントローラＩＣを使用しなければならないので、非効率的である。
【００１９】
図１〜図３は、単一集積回路内に設けられたマルチステージ電圧コンバータの第１ステージと第２ステージの双方を制御するようになっている、本発明にかかわる１つの制御用ＩＣの３つの例を示す。図１〜図３には、一般にＩＣと組み合わせて使用される関連するＰＷＭ、およびドライバー回路を用いないＩＣが示されている。
【００２０】
図１は、いわゆる独立／独立回路トポロジーを利用する制御用ＩＣ１０を示す。図１から分かるように、ＩＣ１０は、２ステージ電圧コントローラの各ステージのためのエラー増幅器ＥＡ出力１２、１４を備え、更にこれら各ステージからのフィードバック（ＦＢ）入力１６、１８も含んでいる。これら２つのステージのためのクロック周波数出力１９、２０も設けられている。
【００２１】
更に、バイアスおよび基準出力２２を介して、第１ステージおよび第２ステージをドライブするのに使用されるドライバー回路へ、バイアスおよび基準情報を提供できる。
【００２２】
更に、第１ステージのための補償ネットワーク２００および第２ステージのための補償ネットワーク３００も示されている。このステージの補償ネットワーク２００は、第１ステージの第１出力電圧ＶＯ１を受信し、フィードバック入力１６へフィードバック情報を提供する。この情報は、第１エラー増幅器の出力１２において、第１エラー増幅器の出力信号を発生するのにも使用される。
【００２３】
同様に、第２ステージのための補償ネットワーク３００は、コンバータの第２ステージからの第２出力電圧ＶＯ２を受信し、第２フィードバック入力１８へフィードバック情報を提供する。この情報は、第２エラー増幅器の出力１４から、第２エラー増幅器の出力信号を発生するのにも使用される。
【００２４】
図２は、制御集積回路１０ａの別の実施例も示している。この集積回路は、マルチステージ電圧コントローラの第１ステージ、および第２ステージの双方を制御するために、固定デューティサイクル／独立回路トポロジーを使用している。
【００２５】
図２に示すように、このＩＣ１０ａは、第１ステージのための単一エラー増幅器の出力１４ａと、第２ステージからの単一フィードバック入力１８ａとを有する。第１ステージのデューティサイクルは一定であるので、第１ステージのためのエラー増幅器出力、またはフィードバックはない。
【００２６】
しかし、この制御用ＩＣ１０ａは、第１ステージおよび第２ステージのためのそれぞれの２つの周波数出力１９ａ、２０ａも含んでいる。バイアスおよび基準出力２２ａを介して、第１ステージおよび第２ステージをドライブするのに使用されるドライバー回路へ、バイアスおよび基準情報を提供できる。第２ステージのための補償回路３００ａは、上記補償回路３００と実質的に同じように作動する。この実施例では、第１ステージのための補償回路は不要であることに留意されたい。
【００２７】
図３は、マルチステージ電圧コンバータの２つのステージを制御するために、スレーブ／従属回路トポロジーを使用する制御ＩＣ１０ｂの別の例を示す。この制御用ＩＣ１０ｂは、単一のエラー増幅器の出力１２ｂを発生し、この出力は、第１ステージおよび第２ステージの双方に提供される。この制御用ＩＣ１０ｂは、第２ステージからのフィードバック入力１８ｂ、および第１ステージおよび第２ステージのためのそれぞれの２つの周波数出力１９ｂ、２０ｂも含んでいる。
【００２８】
バイアスおよび基準出力２２ｂを介して、第１ステージおよび第２ステージをドライブするのに使用されるドライバー回路へ、バイアスおよび基準情報を提供できる。補償回路３００ｂは、上記補償回路３００と同じように作動する。この実施例においても、第１ステージのための補償回路は使用されていない。
【００２９】
これら制御用ＩＣ１０、１０ａおよび１０ｂは、適当な制御信号を発生するよう、第１ステージおよび第２ステージに接続されている。これら制御用ＩＣは、第１ステージおよび第２ステージへ周波数出力を提供するようになっていることが好ましい。
【００３０】
これら２つの周波数信号は、異なる方法で得ることができる。その１つの方法は、２つの発振器を設け、２つの周波数信号が互いに独立することを保証する方法である。別の方法は、第１ステージまたは第２ステージの一方のスイッチング周波数を、他方のステージのスイッチング周波数の倍数に設定し、１つの発振器だけでよいようにする方法である。
【００３１】
図４〜図６は、３つの制御用ＩＣ１０、１０ａおよび１０ｂを使用するマルチステージ電圧コンバータの実施例を示す。
【００３２】
図４は、制御用ＩＣ１０が、第１ステージドライバー３０および複数の第２ステージドライバー４０ａ、４０ｂ、４０ｎに接続された制御用ＩＣ１０を有するマルチステージ電圧コンバータ１００を示す。このドライバー３０は、第１ステージの変換デバイス３５、すなわち、スイッチＱ１、Ｑ２をドライブし、出力電圧ＶＯ１を発生する。
【００３３】
このドライバー４０ａ、４０ｂ、４０ｎは、第２ステージの変換デバイス４５ａ、４５ｂ、４５ｎをドライブするのに同じように使用される。図示するように、抵抗器Ｒ１、Ｒ２によって形成された抵抗分圧器を介し、制御用ＩＣ１０へ出力電圧ＶＯ１がフィードバック信号として提供される。しかし、第１出力電圧ＶＯ１を、このように与えなくてもよいことは理解できると思う。
【００３４】
出力電圧ＶＯ１は、第１ステージの補償ネットワーク２００へ与えられ、この電圧は、次に、ＩＣ１０のフィードバック入力１６およびエラー増幅器の出力１２、並びに第１ステージのドライバーＩＣ３０のエラー増幅器の入力３２へ与えられる。従って、第１ステージのドライバー３０は、ドライバー３０へ提供される周波数、およびエラー信号を調節するために、出力電圧ＶＯ１を利用する閉ループアーキテクチャに基づき、制御される。
【００３５】
かかる閉ループシステムは、当技術分野で公知であるので、更に詳細に説明しなくてもよいと思う。
【００３６】
第２ステージの出力電圧ＶＯ２は、同様に、第２ステージのための補償ネットワーク３００に加えられ、次に、この電圧は、フィードバック入力１８に送られる。
【００３７】
ＩＣ１０のエラー増幅器の出力１４は、第２ステージのためのドライバー４０ａ、４０ｂ、４０ｎのエラー増幅器の入力４２ａ、４２ｂ、４２ｎに接続されている。これらのドライバーは、第２出力電圧ＶＯ２を発生する変換デバイス４５ａ、４５ｂ、４５ｎをドライブするのに使用される。第１ステージの出力電圧ＶＯ１は、第２ステージの変換デバイス４５ａ、４５ｂ、４５ｎへの入力として使用される。
【００３８】
バイアスおよび基準出力２２を介して、ドライバー３０およびドライバー４０ａ〜４０ｎにも、適当なバイアスおよび基準情報が提供される。このように、出力電圧ＶＯ２がドライバー４０ａ〜４０ｎへ提供されるエラー信号を制御するためのフィードバックを行い、もって第２ステージのコンバータを制御するよう、閉ループアーキテクチャを使用して、第２ステージのドライバー４０ａ、４０ｂ、４０ｎが同様に制御される。
【００３９】
従って、図４では、電圧コンバータ１００の第１ステージおよび第２ステージの双方に対して閉ループ制御を行うのに、単一ＩＣ制御回路１０が使用される。第１ステージに対して行われる閉ループ制御は、第２ステージに対して行われる閉ループ制御から独立しているので、このようなアプローチを、独立／独立回路トポロジーと呼ぶことは理解できると思う。
【００４０】
図５は、制御用ＩＣ１０ａを使用するマルチステージ電圧コンバータ１００’の別の例を示す。
【００４１】
制御用ＩＣ１０ａは、第１ステージのドライバー３０’および第２ステージの変換デバイス４５ａ’、４５ｂ’、４５ｎ’をドライブする複数の第２ステージのドライバー４０ａ’、４０ｂ’、４０ｎ’に接続されている。
【００４２】
この例の回路では、ドライバー３０’は、一定のデューティサイクルで作動する。エラー増幅器の入力３２’は、ＩＣ１０ａのバイアスおよび基準出力２２’に与えられており、制御用ＩＣ１０ａから、ドライバー３０’へ一定のクロック周波数の出力が提供される。しかし、第２ステージＶＯ２’の出力電圧は、第２ステージのための補償ネットワーク３００’に与えられており、次に、この電圧は、フィードバック入力１８ａに与えられる。
【００４３】
ＩＣ１０ａのエラー増幅器の出力１４ａは、第２ステージのためのドライバー４０ａ’、４０ｂ’、４０ｎ’のエラー増幅器の入力４２ａ’、４２ｂ’、４２ｎ’に与えられる。バイアスおよび基準出力２２’を介し、ドライバー３０’およびドライバー４０ａ’〜４０ｎ’には、バイアスおよび基準情報も提供される。従って、図５の回路は、一定の周波数およびデューティサイクルで第１ステージを制御し、閉ループ状態で第２ステージを制御する単一集積回路のコントローラ１０ａを構成している。
【００４４】
第１ステージの変換デバイス３５’は、入力電圧を電圧ＶＯ１にステップダウンするのに使用されているが、この電圧ＶＯ１は、厳密に制御する必要はない。
【００４５】
図６は、第１ステージのドライバー３０”、および複数の第２ステージのドライバー４０ａ”、４０ｂ”、４０ｎ”に接続された図３の制御用ＩＣ１０ｂを使用するマルチステージ電圧コンバータ１００”を示す。
【００４６】
この例の回路では、第１ステージのドライバー３０”は、第２ステージのドライバー４０ａ”〜４０ｎ”と同じデューティサイクルで作動する。第２ステージの出力電圧ＶＯ２”は、第２ステージのための補償ネットワーク３００”へフィードバックとして提供され、次にこの電圧は、フィードバック入力１８ａに与えられる。
【００４７】
ＩＣ１０ｂのエラー増幅器の出力１４ｂは、第２ステージのためのドライバー４０ａ”、４０ｂ”、４０ｎ”のエラー増幅器の入力４２ａ”、４２ｂ”、４２ｎ”、並びにドライバー３０”のエラー増幅器の入力へ提供される。バイアスおよび基準出力２２”を介し、ドライバー３０”およびドライバー４０ａ”〜４０ｎ”へは、適当なバイアスおよび基準情報も提供される。
【００４８】
従って、図６の回路では、第２ステージの閉ループ情報によって提供される情報に基づき、第１ステージのコンバータが制御される。すなわち、第２ステージの出力電圧ＶＯ２からのフィードバックに基づき、第２ステージのドライバーのエラー入力４２ａ”、４２ｂ”、４２ｎ”へ提供されるのと同じエラー増幅器の出力信号が、ドライバー３０”のエラー入力３２”へ提供される。
【００４９】
図４〜図６では、第１ステージは、単一のマルチステージ出力へ給電するように示されている。しかし、マルチ出力を有する２ステージ電圧コンバータ（またはマルチ出力を有する単一ステージのコンバータ）を設けてもよい。この場合、第１ステージは、第２ステージ電圧コンバータの入力へ、バス電圧または入力電圧を供給する。次に、第２ステージの各出力は、特定のシステムの条件を満たすように働く。
【００５０】
図７は、マルチ出力制御用ＩＣ７０の原理を示す。図７では、ＩＣのピンおよびそれらの機能は、一般化されている。図７は、入力／出力ペア（入力１／出力１、入力２／出力２、．．．入力Ｎ／出力Ｎ）のＮ個のセットを示す。このような一般化された表示では、各入力／出力ペアは、１つのステージのコンバータの条件を満たすように働く。
【００５１】
このステージのコンバータは、単一フェーズ（単相）のコンバータでもよいし、またはマルチフェーズ（多相）のコンバータでもよい。このステージの入力および出力は、（図８に示されるような）単一ステージのコンバータまたは（図９に示すような）マルチステージのコンバータに対しても使用できるという点で、極めて汎用性がある。
【００５２】
マルチ出力制御用ＩＣのための制御方式は、多数の可能性を有する。入力／出力ペアのすべてまたは一部は、各ステージのコンバータが、上記のように固定デューティサイクル、またはスレーブ構造で作動するステージ電圧コンバータの他の部分と共に閉ループを作動させるように構成してもよい。
【００５３】
図７〜図９では、ＩＣの制御の能力、および各ステージのコンバータのコンフィギュレーションは一般化されている。
【００５４】
更に図７〜図９では、制御用ＩＣとドライバーは、図４〜図６のように別個に示されてはいない。設計の細部が必要性を示唆している場合、本明細書に説明した制御用ＩＣのいずれかのための制御機能とドライバーとを統合することが可能である。
【００５５】
２００６年１０月１９日に出願された「マルチ出力コンバータおよび制御用ＩＣ」を発明の名称とする米国特許出願第11/551,054号には、マルチ出力電圧を電圧コンバータに提供するための原理が詳細に記載されている。このシステムによれば、第２ステージの各変換デバイスの出力は、異なる負荷、またはサブシステムに給電するのに使用できる。
【００５６】
本願は、２ステージ電圧コンバータの第１ステージの作動を制御するための、更に別の方法を識別するものである。前に説明した方法は、閉ループフィードバックを使って双方のステージを制御することを開示するものである。
【００５７】
しかし、本発明によれば、上記のような固定されたデューティサイクルおよびスレーブ構造を実現するために、制御用ＩＣが必要とするコストおよびダイのサイズは、閉ループコントローラの場合よりも減少している。固定デューティサイクルおよびスレーブ構造の双方によって、制御用ＩＣのまわりで必要な受動的部品の数を少なくし、しかも、第１ステージを制御することが可能となっている。
【００５８】
更に、本発明の制御回路は、必要な制御用ＩＣの数を少なくし、従って構造を簡略化できる。
【００５９】
本発明によれば、従来の２つのコントローラダイよりも面積が小さく、より安価な２ステージ電圧コントローラを使用できるので、ダイ全体のコストを低減できる。
【００６０】
更に本発明によれば、本発明を用いない場合、２つのＩＣにより二重となっていた所定の共通するＩＣの特徴／機能を組み合わせることが可能である。
【００６１】
更に上記のように、本発明では、制御用ＩＣの数を低減し、共通するＩＣの特徴部品、および機能をまとめることができるので、制御用ＩＣの周辺のパッシブ部品の数を低減できる。
【００６２】
更に本発明によれば、より少数のＩＣおよび受動的部品でよいので、ボード面積を小さくすることができる。
【００６３】
更に、固定デューティサイクル／独立回路トポロジーと比較したときに、バス容量が少ないスレーブ／独立回路トポロジーを使用できることが理解できると思う。
【００６４】
更に、上記のように、本発明は、マルチ出力制御用ＩＣにも適用できる。このＩＣは、回路設計者が単一またはマルチステージ電圧コンバータ構造、マルチフェーズ、および従来の単一フェーズの作動、並びにシステムのために種々の制御回路トポロジーを選択できるようにするという点で、極めて汎用性がある。
【００６５】
以上、本発明の特定の実施例を参照し、本発明について説明したが、当業者には、その他の多くの変形例および変更例、並びにその他の用途が明らかであると思う。従って、本発明は、本明細書に示した特定の開示によって限定されるものでなく、特許請求の範囲のみによって定められるものである。
【００６６】
関連出願とのクロスレファレンス
本願は、２００５年１１月２８日に出願された「２ステージ電圧コンバータのための制御技術」を発明の名称とする米国仮特許出願第60/740,008号の権利を主張するものであり、この出願の内容を、本明細書で参考例として援用する。
【００６７】
本願は、２００５年１０月２８日に出願された「マルチ出力コンバータ制御用ＩＣ」を発明の名称とする米国仮特許出願第60/731,206号の権利に基づく権利を主張して２００６年１０月１９日に出願された「マルチ出力コンバータおよび制御用ＩＣ」を発明の名称とする米国特許出願第11/551,054号にも関連し、これら双方の出願の全内容を、本明細書で参考例として援用する。
【図面の簡単な説明】
【００６８】
【図１】本願の一実施例に係わるマルチステージ電圧コントローラのための制御用集積回路の図である。
【図２】本願の別の実施例に係わるマルチステージ電圧コントローラのための制御用集積回路の図である。
【図３】本願の別の実施例に係わるマルチステージ電圧コントローラのための制御用集積回路の図である。
【図４】本発明の一実施例に係わる図１の制御用集積回路を使用するマルチステージ電圧コンバータの図である。
【図５】本発明の一実施例に係わる図２の制御用集積回路を使用するマルチステージ電圧コンバータの図である。
【図６】本発明の一実施例に係わる図３の制御用集積回路を使用するマルチステージ電圧コンバータの図である。
【図７】本発明の一実施例に係わるマルチ出力制御回路を示す。
【図８】本発明の一実施例に係わる図７の制御回路を使用する、単一ステージの電圧コンバータを示す。
【図９】本発明の一実施例に係わる図７の制御回路を使用する、マルチステージの電圧コンバータを示す。
【符号の説明】
【００６９】
１０、１０ａ、１０ｂ 制御用ＩＣ
１２、１４ エラー増幅器の出力
１６、１８ フィードバックの入力
１９、２０ クロック周波数の出力
２２ バイアスおよび基準出力
３０ 第１ステージのドライバー
３５ 第１ステージのコンバータデバイス
４０、４０ａ、４０ｂ、４０ｎ 第２ステージのドライバー
４５ａ、４５ｂ、４５ｎ 第２ステージの変換デバイス
２００、３００ 補償ネットワーク
【特許請求の範囲】
【請求項１】
入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、
前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、
単一パッケージ内に設けられ、前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御するようになっている制御回路とを備えるマルチステージ電圧コンバータ。
【請求項２】
前記制御回路は、第１クロック周波数の信号を、前記第１ステージのコンバータに提供し、前記第１ステージのコンバータのスイッチング周波数をセットすると共に、第２クロック周波数の信号を、前記少なくとも１つの第２ステージのコンバータに提供し、前記少なくとも第２ステージのコンバータのスイッチング周波数をセットするようになっている、請求項１記載のマルチステージ電圧コンバータ。
【請求項３】
前記制御回路は、前記第１ステージのコンバータに第１のエラー増幅器の出力信号を提供し、前記第１ステージのコンバータのデューティサイクルをセットすると共に、前記少なくとも１つの第２ステージのコンバータに第２エラー増幅器の出力信号を提供し、少なくとも第２ステージのコンバータのデューティサイクルをセットするようになっている、請求項２記載のマルチステージ電圧コンバータ。
【請求項４】
前記制御回路は、前記第１ステージのコンバータ、および前記第２ステージのコンバータの双方にバイアスおよび基準信号を提供し、前記第１ステージのコンバータ、および前記第２ステージのコンバータのためのバイアス、および基準値情報をセットするようになっている、請求項３記載のマルチステージ電圧コンバータ。
【請求項５】
前記第２出力電圧を受けると共に、前記第２エラー増幅器の出力信号を発生するのに使用するための制御回路に、第２フィードバック入力を提供するようになっている第２ステージのフィードバック回路を更に含む、請求項４記載のマルチステージ電圧コンバータ。
【請求項６】
前記第１出力電圧を受けると共に、前記第１エラー増幅器の出力信号を発生するのに使用するための制御回路に、第１フィードバック入力を提供するようになっている第１ステージのフィードバック回路を更に含む、請求項５記載のマルチステージ電圧コンバータ。
【請求項７】
前記第１ステージのコンバータのデューティサイクルは、前記制御回路の第１エラー増幅器の出力信号によってセットされ、前記第２ステージのコンバータのデューティサイクルは、前記第２エラー増幅器の出力信号に基づきセットされ、前記第１エラー増幅器の出力信号と前記第２エラー増幅器の出力信号とは、互いに独立している、請求項６記載のマルチステージ電圧コンバータ。
【請求項８】
前記第１ステージのコンバータのデューティサイクルは、おおむね固定されており、前記第２ステージのコンバータのデューティサイクルを、前記第２エラー増幅器の出力信号に基づきセットするようになっている、請求項５記載のマルチステージ電圧コンバータ。
【請求項９】
前記第１ステージのコンバータのデューティサイクルは、前記第２ステージのコンバータのデューティサイクルとおおむね同一となるように、前記第１ステージのコンバータのデューティサイクルと、前記第２ステージのコンバータのデューティサイクルの双方を、前記第２エラー増幅器の出力信号に基づきセットするようになっている、請求項５記載のマルチステージ電圧コンバータ。
【請求項１０】
前記制御回路は、単一の集積回路である、請求項９記載のマルチステージ電圧コンバータ。
【請求項１１】
前記制御回路は、単一の集積回路である、請求項７記載のマルチステージ電圧コンバータ。
【請求項１２】
前記第２ステージのコンバータは、マルチフェーズコンバータである、請求項７記載のマルチステージ電圧コンバータ。
【請求項１３】
前記第１ステージのコンバータは、単一またはマルチフェーズのコンバータである、請求項１記載のマルチステージ電圧コンバータ。
【請求項１４】
前記第２ステージのコンバータは、単一またはマルチフェーズのコンバータである、請求項１３記載のマルチステージ電圧コンバータ。
【請求項１５】
前記第２ステージのコンバータは、マルチフェーズのコンバータである、請求項８記載のマルチステージ電圧コンバータ。
【請求項１６】
前記第２ステージのコンバータは、マルチフェーズのコンバータである、請求項９記載のマルチステージ電圧コンバータ。
【請求項１７】
入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、
前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、
前記第１ステージのコンバータと、前記第２ステージのコンバータの双方を制御するようになっている制御回路とを備え、この制御回路は、前記第１ステージのコンバータのデューティサイクルが一定のままとなるように、前記第１ステージのコンバータを制御するようになっているマルチステージ電圧コンバータ。
【請求項１８】
入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、
前記第１ステージのコンバータからの第１出力電圧を受けて、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、
前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御し、前記第１ステージのコンバータのデューティサイクルが、前記第２ステージのコンバータのデューティサイクルに従うように、前記第１ステージのコンバータを制御するようになっている制御回路とを備えるマルチステージ電圧コンバータ。
【請求項１】
入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、
前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、
単一パッケージ内に設けられ、前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御するようになっている制御回路とを備えるマルチステージ電圧コンバータ。
【請求項２】
前記制御回路は、第１クロック周波数の信号を、前記第１ステージのコンバータに提供し、前記第１ステージのコンバータのスイッチング周波数をセットすると共に、第２クロック周波数の信号を、前記少なくとも１つの第２ステージのコンバータに提供し、前記少なくとも第２ステージのコンバータのスイッチング周波数をセットするようになっている、請求項１記載のマルチステージ電圧コンバータ。
【請求項３】
前記制御回路は、前記第１ステージのコンバータに第１のエラー増幅器の出力信号を提供し、前記第１ステージのコンバータのデューティサイクルをセットすると共に、前記少なくとも１つの第２ステージのコンバータに第２エラー増幅器の出力信号を提供し、少なくとも第２ステージのコンバータのデューティサイクルをセットするようになっている、請求項２記載のマルチステージ電圧コンバータ。
【請求項４】
前記制御回路は、前記第１ステージのコンバータ、および前記第２ステージのコンバータの双方にバイアスおよび基準信号を提供し、前記第１ステージのコンバータ、および前記第２ステージのコンバータのためのバイアス、および基準値情報をセットするようになっている、請求項３記載のマルチステージ電圧コンバータ。
【請求項５】
前記第２出力電圧を受けると共に、前記第２エラー増幅器の出力信号を発生するのに使用するための制御回路に、第２フィードバック入力を提供するようになっている第２ステージのフィードバック回路を更に含む、請求項４記載のマルチステージ電圧コンバータ。
【請求項６】
前記第１出力電圧を受けると共に、前記第１エラー増幅器の出力信号を発生するのに使用するための制御回路に、第１フィードバック入力を提供するようになっている第１ステージのフィードバック回路を更に含む、請求項５記載のマルチステージ電圧コンバータ。
【請求項７】
前記第１ステージのコンバータのデューティサイクルは、前記制御回路の第１エラー増幅器の出力信号によってセットされ、前記第２ステージのコンバータのデューティサイクルは、前記第２エラー増幅器の出力信号に基づきセットされ、前記第１エラー増幅器の出力信号と前記第２エラー増幅器の出力信号とは、互いに独立している、請求項６記載のマルチステージ電圧コンバータ。
【請求項８】
前記第１ステージのコンバータのデューティサイクルは、おおむね固定されており、前記第２ステージのコンバータのデューティサイクルを、前記第２エラー増幅器の出力信号に基づきセットするようになっている、請求項５記載のマルチステージ電圧コンバータ。
【請求項９】
前記第１ステージのコンバータのデューティサイクルは、前記第２ステージのコンバータのデューティサイクルとおおむね同一となるように、前記第１ステージのコンバータのデューティサイクルと、前記第２ステージのコンバータのデューティサイクルの双方を、前記第２エラー増幅器の出力信号に基づきセットするようになっている、請求項５記載のマルチステージ電圧コンバータ。
【請求項１０】
前記制御回路は、単一の集積回路である、請求項９記載のマルチステージ電圧コンバータ。
【請求項１１】
前記制御回路は、単一の集積回路である、請求項７記載のマルチステージ電圧コンバータ。
【請求項１２】
前記第２ステージのコンバータは、マルチフェーズコンバータである、請求項７記載のマルチステージ電圧コンバータ。
【請求項１３】
前記第１ステージのコンバータは、単一またはマルチフェーズのコンバータである、請求項１記載のマルチステージ電圧コンバータ。
【請求項１４】
前記第２ステージのコンバータは、単一またはマルチフェーズのコンバータである、請求項１３記載のマルチステージ電圧コンバータ。
【請求項１５】
前記第２ステージのコンバータは、マルチフェーズのコンバータである、請求項８記載のマルチステージ電圧コンバータ。
【請求項１６】
前記第２ステージのコンバータは、マルチフェーズのコンバータである、請求項９記載のマルチステージ電圧コンバータ。
【請求項１７】
入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、
前記第１ステージのコンバータからの前記第１出力電圧を受け、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、
前記第１ステージのコンバータと、前記第２ステージのコンバータの双方を制御するようになっている制御回路とを備え、この制御回路は、前記第１ステージのコンバータのデューティサイクルが一定のままとなるように、前記第１ステージのコンバータを制御するようになっているマルチステージ電圧コンバータ。
【請求項１８】
入力電圧を第１出力電圧に変換するようになっている第１ステージのコンバータと、
前記第１ステージのコンバータからの第１出力電圧を受けて、第２出力電圧を発生するようになっている少なくとも１つの第２ステージのコンバータと、
前記第１ステージのコンバータと前記第２ステージのコンバータの双方を制御し、前記第１ステージのコンバータのデューティサイクルが、前記第２ステージのコンバータのデューティサイクルに従うように、前記第１ステージのコンバータを制御するようになっている制御回路とを備えるマルチステージ電圧コンバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−１５１３９０（Ｐ２００７−１５１３９０Ａ）
【公開日】平成１９年６月１４日（２００７．６．１４）
【国際特許分類】
【外国語出願】
【出願番号】特願２００６−３１９９７１（Ｐ２００６−３１９９７１）
【出願日】平成１８年１１月２８日（２００６．１１．２８）
【出願人】（５０４３９２０８３）インターナショナル レクティファイアー コーポレイション (107)
【Ｆターム（参考）】
【公開日】平成１９年６月１４日（２００７．６．１４）
【国際特許分類】
【出願番号】特願２００６−３１９９７１（Ｐ２００６−３１９９７１）
【出願日】平成１８年１１月２８日（２００６．１１．２８）
【出願人】（５０４３９２０８３）インターナショナル レクティファイアー コーポレイション (107)
【Ｆターム（参考）】
[ Back to top ]