ＡＩＳＧデバイス用インターフェイス回路及びＡＩＳＧデバイス
【課題】制御ケーブルでの電圧降下によりＤＣリターン電圧が上昇しても、正常に通信を行うことを可能とするＡＩＳＧデバイス用インターフェイス回路及びＡＩＳＧデバイスを提供する。
【解決手段】ＡＩＳＧ規格に準拠した入力コネクタ２および出力コネクタ３と、入力コネクタ２から入力された制御信号を一定電圧昇圧して出力する電圧シフト回路８と、を備えたものである。
【解決手段】ＡＩＳＧ規格に準拠した入力コネクタ２および出力コネクタ３と、入力コネクタ２から入力された制御信号を一定電圧昇圧して出力する電圧シフト回路８と、を備えたものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＩＳＧ（Antenna Interface Standards Group）規格に準拠したＡＩＳＧデバイスに搭載されるＡＩＳＧデバイス用インターフェイス回路及びＡＩＳＧデバイスに関するものである。
【背景技術】
【０００２】
移動通信用の無線基地局では、一般に、アンテナのチルト制御を遠隔制御により行えるようになっている。当初は、アンテナの制御方式としてメーカーごとに独自の方式を用いていたが、近年のＬＴＥ（Long Term Evolution）無線基地局などでは、アンテナの制御をＡＩＳＧ規格で行うことが多くなっている。ＡＩＳＧ規格は、アンテナの基本的な相互運用を確実にすべく標準化された規格である（例えば、特許文献１参照）。
【０００３】
図２０（ａ）に示すように、ＡＩＳＧ規格に準拠してアンテナの制御を行うアンテナ制御システム２０１は、無線基地局のアンテナ（図示せず）の制御を行うＲＥＴ（Remote Electrical Tilt）ユニットなどのＡＩＳＧデバイス（ＡＩＳＧ端末機器）２０２と、ＡＩＳＧデバイス２０２に制御信号（ＲＳ４８５規格信号）を送信し、ＡＩＳＧデバイス２０２を制御してアンテナの制御を行うと共に、ＡＩＳＧデバイス２０２に電源を供給する制御装置（ＡＩＳＧ制御装置）２０３と、制御装置２０３とＡＩＳＧデバイス２０２とを接続する制御ケーブル（ＡＩＳＧ制御ケーブル）２０４と、を備えている。制御ケーブル２０４は、図示していないが、制御信号を伝送するための制御信号線と、電源を供給するための電源線とを備えている。
【０００４】
図２０（ｂ）に示すように、ＡＩＳＧデバイス２０２は、ＡＩＳＧ規格に準拠した入力コネクタ（オスコネクタ）２および出力コネクタ（メスコネクタ）３を備えている。両コネクタ２，３の対応するピン端子同士は、入出力コネクタ間接続線（電源ライン４および制御信号伝送ライン５）により電気的に接続されている。これにより、図２１に示すように、両端部にＡＩＳＧ規格に準拠したオスコネクタ２０４ａ，メスコネクタ２０４ｂをそれぞれ設けた制御ケーブル２０４を用いて、デイジーチェーン接続により複数のＡＩＳＧデバイス２０２を縦続接続できるようになっている。
【０００５】
ＡＩＳＧ規格に準拠したコネクタ２，３のピン端子の番号（Pin Number）、各ピン端子で伝搬する信号（Signal）、必須接続（Mandatory）であるか任意接続（Optional）であるかという要求（Requirement）を表１に示す。
【０００６】
【表１】
【０００７】
表１に示すように、ＡＩＳＧ規格では、１番の＋１２Ｖ、２番の−４８Ｖ、６番の１０〜３０Ｖの３種類の電源ラインが用意されており、＋１２Ｖと−４８Ｖの電源ラインは任意接続、１０〜３０Ｖの電源ラインは必須接続とされている。なお、表１における８番のＮＣは無接続（No Connection）を意味している。
【０００８】
図２０（ｂ）では、一例として、ＡＩＳＧデバイス２０２が必須接続の１０〜３０Ｖ電源を使用する場合を示している。この場合、両コネクタ２，３間で６番のピン端子同士を接続する１０〜３０Ｖ電源ライン４ａと、７番のピン端子同士を接続するＤＣリターンライン４ｂとが、電源ライン４として、ＡＩＳＧデバイス２０２の内部回路６の電源回路（図示せず）に電気的に接続される。
【０００９】
両コネクタ２，３間で３，５番のピン端子同士を接続するライン（ＲＳ４８５ＡのラインとＲＳ４８５Ｂのライン）は、制御信号伝送ライン５として、ＡＩＳＧデバイス２０２の内部回路６の制御信号用トランシーバ（ＲＳ４８５トランシーバ）７に電気的に接続される。これにより、制御装置２０３から入力コネクタ２を介して入力された制御信号は、制御信号伝送ライン５を通って制御信号用トランシーバ７に入力されるようになっている。
【００１０】
図２２に示すように、制御信号用トランシーバ７は、非反転入出力端子Ａ、反転入出力端子Ｂ、レシーバ出力端子ＲＯ、レシーバ出力イネーブル端子ＲＥ、ドライバ入力端子ＤＩ、ドライバ出力イネーブル端子ＤＥ、正電源入力端子Ｖｃｃ、基準電源入力端子ＧＮＤの各端子を備えた一般的な差動信号用トランシーバである。非反転入出力端子Ａ、反転入出力端子Ｂは、制御信号伝送ライン５に電気的に接続され、正電源入力端子Ｖｃｃは正電源に、基準電源入力端子ＧＮＤはＤＣリターンに電気的に接続され、その他の端子ＲＯ，ＲＥ，ＤＩ，ＤＥは、内部回路６の適宜な制御回路等に電気的に接続される。
【００１１】
レシーバ出力端子ＲＯからは、非反転入出力端子Ａから入力された信号（ＲＳ４８５Ａ）と、反転入出力端子Ｂから入力された信号（ＲＳ４８５Ｂ）の差分が出力される。また、ドライバ入力端子ＤＩから入力された信号は、両入出力端子Ａ，Ｂから出力されるが、非反転入出力端子Ａからは反転されない信号が、反転入出力端子Ｂからは反転された信号が出力されるようになっている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特表２０１０−５１９８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、制御ケーブル２０４の電源線（ここでは１０〜３０Ｖ電源線とＤＣリターン用電源線）には、電源電流が流れるため、制御ケーブル２０４の導体抵抗成分により電圧降下が発生してしまう。
【００１４】
制御ケーブル２０４の電源線の単位長さあたりの導体抵抗をＲ0、ケーブル伝送距離（制御ケーブル２０４のケーブル長）をＬとすると、電源線の導体抵抗成分はＲ0・Ｌとなるので、アンテナ制御システム２０１は、図２３に示すような等価回路で表すことができる。電源電流をＩ0とすると、制御ケーブル２０４にてＩ0・Ｒ0・Ｌの電圧降下が発生することになる。
【００１５】
制御装置２０３にてＶ0の電圧を出力する場合、ＤＣリターン出力端子２０３ｂの電圧を基準（０Ｖ）として電源出力端子２０３ａからＶ0の電圧を出力することになるが、ＡＩＳＧデバイス２０２の電源入力端子（ここでは、入力コネクタ２の６番のピン端子）２０２ａに入力される電圧Ｖ1は、制御ケーブル２０４での電圧降下により、下式（１）
Ｖ1＝Ｖ0−Ｉ0・Ｒ0・Ｌ ・・・（１）
となる。同様に、ＡＩＳＧデバイス２０２のＤＣリターン入力端子（入力コネクタ２の７番のピン端子）２０２ｂの電圧（ＤＣリターン電圧という）Ｖ2は、０Ｖよりも上昇し、下式（２）
Ｖ2＝Ｉ0・Ｒ0・Ｌ ・・・（２）
となる。
【００１６】
式（２）より、制御ケーブル２０４のケーブル伝送距離Ｌが長くなったり、正電源系のＡＩＳＧデバイス２０２を多段接続するなどして消費電力が大きく（電源電流Ｉ0が大きく）なると、ＡＩＳＧデバイス２０２におけるＤＣリターン電圧Ｖ2が上昇してしまうことがわかる。
【００１７】
これに対して、制御信号を伝送する制御信号線に流れる電流は非常に小さいため、制御信号は、制御装置２０３から出力された電圧と略同じ電圧でＡＩＳＧデバイス２０２に到達する。その結果、ＤＣリターン電圧Ｖ2を基準にすると、制御信号の電圧は、相対的に低くなってしまう。
【００１８】
制御信号用トランシーバ７は、ＡＩＳＧデバイス２０２の他の内部回路６と同様に、制御装置２０３から供給された電源により駆動される。つまり、制御信号用トランシーバ７は、ＤＣリターン電圧Ｖ2を基準電圧として使用している。また、通常の制御信号用トランシーバ７で受信可能な電圧範囲は、基準電圧に対して−７Ｖ〜＋１２Ｖ程度と有限である。
【００１９】
よって、図２４に示すように、ケーブル伝送距離Ｌが長くなり、ＤＣリターン電圧Ｖ2が上昇し、それに伴って制御信号用トランシーバ７で受信される制御信号の電圧が相対的に低くなると、制御信号が制御信号用トランシーバ７で受信可能な電圧範囲（図２４にハッチングで示す範囲）を外れて制御信号の識別が困難となり、正常な通信ができなくなるおそれがある。図２４では、制御信号のハイレベル信号電圧をＶH、ローレベル信号電圧をＶLとして示しているが、この例では、ケーブル伝送距離ＬがＬ0より大きくなると、ローレベル信号電圧ＶLが制御信号用トランシーバ７で受信可能な下限電圧を下回り、正常な通信ができなくなる。
【００２０】
本発明は上記事情に鑑み為されたものであり、制御ケーブルでの電圧降下によりＤＣリターン電圧が上昇しても、正常に通信を行うことを可能とするＡＩＳＧデバイス用インターフェイス回路及びＡＩＳＧデバイスを提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明は上記目的を達成するために創案されたものであり、ＡＩＳＧ規格に準拠した入力コネクタおよび出力コネクタと、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力する電圧シフト回路と、を備えたＡＩＳＧデバイス用インターフェイス回路である。
【００２２】
制御信号の送受信を行う制御信号用トランシーバを備え、ＡＩＳＧ規格に準拠してアンテナの制御を行うＡＩＳＧデバイスに搭載され、前記電圧シフト回路を、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに設け、前記入力コネクタから入力された制御信号を一定電圧昇圧して前記制御信号用トランシーバに出力すると共に、前記制御信号用トランシーバから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成してもよい。
【００２３】
前記電圧シフト回路が昇圧するシフト電圧は、前記入力コネクタから入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内となるように設定されてもよい。
【００２４】
前記入力コネクタには、前記ＡＩＳＧデバイスに制御信号を送信し、前記ＡＩＳＧデバイスを制御して前記アンテナの制御を行うと共に、前記ＡＩＳＧデバイスに電源信号を送信する制御装置が接続されており、前記電圧シフト回路が降圧するシフト電圧は、前記制御信号用トランシーバから入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、前記制御装置で受信可能となるように設定されてもよい。
【００２５】
前記入力コネクタから入力された制御信号の最低電圧を検出し、その検出した最低電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内にあるか判断する最低電圧検出回路と、該最低電圧検出回路が、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にないと判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入し、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にあると判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入しないように切り替える切替回路と、をさらに備えてもよい。
【００２６】
前記電圧シフト回路は、ツェナーダイオードまたは直列接続した複数個のダイオードを備え、前記ツェナーダイオードによるツェナー電圧または前記複数個のダイオードによる順方向電圧降下により、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力するように構成されてもよい。
【００２７】
前記電圧シフト回路を、前記入力コネクタと前記出力コネクタ間の制御信号伝送ラインに設け、前記入力コネクタから入力された制御信号を一定電圧昇圧して前記出力コネクタに出力すると共に、前記出力コネクタから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成してもよい。
【００２８】
外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路をさらに備えてもよい。
【００２９】
制御信号の同相雑音を除去する同相雑音除去フィルタをさらに備えてもよい。
【００３０】
また、本発明は、前記ＡＩＳＧデバイス用インターフェイス回路を搭載したＡＩＳＧデバイスである。
【発明の効果】
【００３１】
本発明によれば、制御ケーブルでの電圧降下によりＤＣリターン入力端子電圧が上昇しても、正常に通信を行うことができる。
【図面の簡単な説明】
【００３２】
【図１】（ａ）は、本発明の一実施の形態に係るＡＩＳＧデバイス用インターフェイス回路を搭載したＡＩＳＧデバイスの概略構成図であり、（ｂ）は、その電圧シフト回路と制御信号用トランシーバの回路構成図である。
【図２】本発明において、電圧シフト回路のシフト電圧Ｅｓをどのように設定するかを説明するための図である。
【図３】本発明において、電圧シフト回路のシフト電圧Ｅｓをどのように設定するかを説明するための図である。
【図４】本発明において、ＤＣリターン電圧の上昇電圧Ｅｕの最大値（最大Ｅｕ）に対するシフト電圧Ｅｓの許容範囲の関係を示す図である。
【図５】（ａ）は、図１のＡＩＳＧデバイス用インターフェイス回路に用いる電圧シフト回路の一例を示す回路構成図であり、（ｂ）は定電流源に抵抗を用いた場合，（ｃ）は定電流源にカレントミラー回路を用いた場合の回路構成図である。
【図６】（ａ）は、図５（ｂ）の電圧シフト回路を模したシミュレーション回路を示す図であり、（ｂ）は、そのシミュレーション回路を用いて求めた入力電圧Ｖinに対する出力電圧Ｖoutのシミュレーション結果、（ｃ）は入力電圧Ｖinに対する電流Ｉ0のシミュレーション結果を示す図である。
【図７】（ａ）は、図５（ｃ）の電圧シフト回路を模したシミュレーション回路を用いて求めた入力電圧Ｖinに対する出力電圧Ｖoutのシミュレーション結果、（ｂ）は入力電圧Ｖinに対する電流Ｉ0のシミュレーション結果を示す図である。
【図８】（ａ）は、図１のＡＩＳＧデバイス用インターフェイス回路に用いる電圧シフト回路の一例を示す回路構成図であり、（ｂ）は定電流源に抵抗を用いた場合，（ｃ）は定電流源にカレントミラー回路を用いた場合の回路構成図である。
【図９】（ａ）は、図１のＡＩＳＧデバイス用インターフェイス回路に用いる電圧シフト回路の一例を示す回路構成図であり、（ｂ）は定電流源に抵抗を用いた場合，（ｃ）は定電流源にカレントミラー回路を用いた場合の回路構成図である。
【図１０】（ａ）は、図１のＡＩＳＧデバイス用インターフェイス回路に用いる電圧シフト回路の一例を示す回路構成図であり、（ｂ）は定電流源に抵抗を用いた場合の回路構成図である。
【図１１】本発明の他の実施の形態に係るＡＩＳＧデバイス用インターフェイス回路を搭載したＡＩＳＧデバイスの概略構成図である。
【図１２】本発明の他の実施の形態に係るＡＩＳＧデバイスの概略構成図である。
【図１３】（ａ），（ｂ）は、本発明の他の実施の形態に係るＡＩＳＧデバイスの概略構成図である。
【図１４】（ａ），（ｂ）は、図１３（ｂ）のＡＩＳＧデバイスに好適な電圧シフト回路の一例を示す回路構成図である。
【図１５】図１３（ｂ）のＡＩＳＧデバイスに好適な電圧シフト回路の一例を示す回路構成図である。
【図１６】（ａ），（ｂ）は、本発明の他の実施の形態に係るＡＩＳＧデバイス用インターフェイス回路の概略構成図である。
【図１７】図１６のＡＩＳＧデバイス用インターフェイス回路に用いる最低電圧検出回路の一例を示す回路構成図である。
【図１８】本発明において、切替装置を組み込んだ電圧シフト回路の一例を示す回路構成図である。
【図１９】（ａ）〜（ｃ）は、本発明の他の実施の形態に係るＡＩＳＧデバイス用インターフェイス回路の概略構成図である。
【図２０】（ａ）は一般的なアンテナ制御システムの概略構成図、（ｂ）は従来のＡＩＳＧデバイスの概略構成図である。
【図２１】ＡＩＳＧデバイスがデイジーチェーン接続可能であることを説明する図である。
【図２２】一般的な制御信号用トランシーバの回路構成図である。
【図２３】図２０（ａ）のアンテナ制御システムの等価回路を示す図である。
【図２４】図２０（ａ）のアンテナ制御システムにおいて、ケーブル伝送距離が長くなると、ＤＣリターン電圧が上昇して正常な通信ができなくなることを説明する図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態を添付図面にしたがって説明する。
【００３４】
図１は、本実施の形態に係るＡＩＳＧデバイス用インターフェイス回路を搭載したＡＩＳＧデバイスの概略構成図であり、（ｂ）は、その電圧シフト回路と制御信号用トランシーバの回路構成図である。
【００３５】
図１（ａ）に示すように、ＡＩＳＧデバイス１０には、本発明のＡＩＳＧデバイス用インターフェイス回路（以下、単にインターフェイス回路という）１が搭載されている。ＡＩＳＧデバイス１０は、例えばＲＥＴユニットであり、制御信号の送受信を行う制御信号用トランシーバ（ＲＳ４８５トランシーバ）７を内部回路６に備え、ＡＩＳＧ規格に準拠してアンテナの制御を行うものである。
【００３６】
本実施の形態に係るインターフェイス回路１は、ＡＩＳＧ規格に準拠した入力コネクタ２および出力コネクタ３と、電圧シフト回路（ＲＳ４８５信号電圧シフト回路）８と、を備えている。入力コネクタ２には、図示しない制御ケーブルを介して、ＡＩＳＧデバイス１０に制御信号を送信し、ＡＩＳＧデバイス１０を制御してアンテナの制御を行うと共に、ＡＩＳＧデバイス１０に電源信号を送信する制御装置（図示せず）が接続される。
【００３７】
両コネクタ２，３の対応するピン端子同士は、入出力コネクタ間接続線（電源ライン４および制御信号伝送ライン５）により電気的に接続されている。
【００３８】
図１（ａ）では、一例として、ＡＩＳＧデバイス１０が必須接続の１０〜３０Ｖ電源を使用する場合を示している。この場合、両コネクタ２，３間で６番のピン端子同士を接続する１０〜３０Ｖ電源ライン４ａと、７番のピン端子同士を接続するＤＣリターンライン４ｂとが、電源ライン４として、ＡＩＳＧデバイス１０の内部回路６の電源回路（図示せず）に電気的に接続される。
【００３９】
両コネクタ２，３間で３，５番のピン端子同士を接続するライン（ＲＳ４８５ＡのラインとＲＳ４８５Ｂのライン）は、制御信号伝送ライン５として、ＡＩＳＧデバイス１０の内部回路６の制御信号用トランシーバ７に電気的に接続される。
【００４０】
電圧シフト回路８は、入力コネクタ２から入力された制御信号を一定電圧昇圧して出力するものであり、制御信号用トランシーバ７と入力コネクタ２間の制御信号伝送ライン５に設けられる。ここでは、入力コネクタ２と出力コネクタ３の３，５番のピン端子同士を接続するラインから分岐して制御信号用トランシーバ７に延びる制御信号伝送ライン５に、電圧シフト回路８を設けている。
【００４１】
図１（ｂ）に示すように、電圧シフト回路８は、制御信号伝送ライン５のＲＳ４８５ＡのラインとＲＳ４８５Ｂのラインのそれぞれに設けられた２個の直流定電圧源Ｂ１，Ｂ２より構成される。両直流定電圧源Ｂ１，Ｂ２の電源電圧ＥB1，ＥB2は、所望のシフト電圧Ｅｓと等しくなるように設定される。
【００４２】
より具体的には、電圧シフト回路８は、低圧側入出力端子１１ａ，１１ｂと、高圧側入出力端子１２ａ，１２ｂとを備えており、低圧側入出力端子１１ａと高圧側入出力端子１２ａとが直流定電圧源Ｂ１を介して電気的に接続され、低圧側入出力端子１１ｂと高圧側入出力端子１２ｂとが直流定電圧源Ｂ２を介して電気的に接続されている。入力コネクタ２側の制御信号伝送ライン５のＲＳ４８５Ａのラインは低圧側入出力端子１１ａに、ＲＳ４８５Ｂのラインは低圧側入出力端子１１ｂにそれぞれ電気的に接続されている。また、高圧側入出力端子１２ａ，１２ｂは、制御信号伝送ライン５のＲＳ４８５Ａ，ＲＳ４８５Ｂのラインを介して、制御信号用トランシーバ７の入出力端子Ａ，Ｂとそれぞれ電気的に接続されている。
【００４３】
これにより、入力コネクタ２から入力された制御信号（ＲＳ４８５Ａ，ＲＳ４８５Ｂ）は、電圧シフト回路８で一定電圧（所望のシフト電圧Ｅｓ）昇圧され、その昇圧後の制御信号（電圧シフト後ＲＳ４８５Ａ，電圧シフト後ＲＳ４８５Ｂ）が制御信号用トランシーバ７の入出力端子Ａ，Ｂへ入力されることになる。また、制御信号用トランシーバ７の入出力端子Ａ，Ｂから出力された信号は、電圧シフト回路８で一定電圧（所望のシフト電圧Ｅｓ）降圧され、その降圧後の制御信号が入力コネクタ２および出力コネクタ３に出力されることになる。
【００４４】
電圧シフト回路８が昇圧または降圧するシフト電圧Ｅｓは、入力コネクタ２から入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、制御信号用トランシーバ７が受信可能な電圧範囲内となるように設定される。
【００４５】
また、電圧シフト回路８が昇圧または降圧するシフト電圧Ｅｓは、制御信号用トランシーバ７から入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、制御装置で受信可能となるように（つまり制御装置に搭載された制御信号用トランシーバが受信可能な電圧範囲内となるように）設定される。
【００４６】
ここで、シフト電圧Ｅｓの具体的な設定例について説明しておく。
【００４７】
制御装置の出力部分からＡＩＳＧデバイス１０までのＤＣリターン電圧Ｖ2の上昇電圧Ｅｕ（制御装置の出力部分でのＤＣリターン電圧は０Ｖであるため、ＤＣリターン電圧Ｖ2と等しい）は、制御装置とＡＩＳＧデバイス１０間を接続する制御ケーブルの導体抵抗成分による電圧降下分に等しいので、図２に示すように、ケーブル伝送距離Ｌが長くなるほど上昇する。
【００４８】
制御信号用トランシーバ７として、基準電圧に対して−７Ｖ〜＋１２Ｖの範囲で受信可能な一般的な制御信号用トランシーバを用いるとすると、制御信号用トランシーバ７で受信可能な電圧範囲は、図２にハッチングで示す範囲となる。
【００４９】
制御信号のハイレベル信号電圧ＶH、ローレベル信号電圧ＶLは、制御ケーブルでの電圧降下が殆どないので、図２に破線で示すように、ケーブル伝送距離Ｌにかかわらず略一定の値になる。
【００５０】
１０〜３０Ｖ電源を使用する場合、最大３０Ｖの電源電圧が供給されるので、最大電力供給の原理より、供給される電圧が電源電圧の１／２の１５Ｖとなるケーブル伝送距離Ｌが最大伝送距離となる。このときのＤＣリターン電圧Ｖ2の上昇電圧Ｅｕは、１５Ｖの１／２の７．５Ｖとなる。つまり、ＤＣリターン電圧Ｖ2は７．５Ｖ程度上昇する可能性がある。なお、小電力のＡＩＳＧデバイスであればこれ以上のＤＣリターン電圧Ｖ2であっても接続される可能性がある。
【００５１】
これに対して、制御信号のローレベル信号電圧ＶLは０〜０．２Ｖ程度であるから、Ｅｕ＞７Ｖとなれば、ＤＣリターン電圧Ｖ2を基準としたローレベル信号電圧ＶL（つまりＶL−Ｅｕ）は−７Ｖより小さくなり、制御信号用トランシーバ７で受信可能な電圧範囲から外れてしまうので、正常な通信ができなくなる。
【００５２】
よって、ＤＣリターン電圧Ｖ2を基準としたローレベル信号電圧ＶLを制御信号用トランシーバ７で受信可能な電圧範囲とするためには、ＶL−Ｅｕ＋Ｅｓ≧−７Ｖとなるようにシフト電圧Ｅｓを設定する必要がある。例えば、Ｅｕ≦７．５ＶとするとＥｓ≧０．５Ｖ、Ｅｕ≦１０ＶとするとＥｓ≧３Ｖとなる。
【００５３】
他方、ＤＣリターン電圧Ｖ2を基準としたハイレベル信号電圧ＶHを制御信号用トランシーバ７で受信可能な電圧範囲とするためには、ＶH−Ｅｕ＋Ｅｓ≦１２となるようにシフト電圧Ｅｓを設定する必要がある。ハイレベル信号電圧ＶHは２〜５Ｖ程度であるから、Ｅｕ＝０Ｖ（ケーブル伝送距離Ｌが０）の場合にも受信可能とするためには、Ｅｓ≦７Ｖとする必要がある。
【００５４】
さらに、制御信号用トランシーバ７から出力された制御信号は、シフト電圧Ｅｓ降圧されてＡＩＳＧデバイス１０から出力されるので、降圧後の制御信号が制御装置で受信可能となるように、シフト電圧Ｅｓを設定する必要がある。
【００５５】
図３に示すように、ＡＩＳＧデバイス１０の制御信号用トランシーバ７からは、ＤＣリターン電圧Ｖ2を基準としてハイレベル信号電圧ＶH、ローレベル信号電圧ＶLが出力されるので、電圧シフト回路８で電圧シフトした後の電圧、すなわちＡＩＳＧデバイス１０から出力される際の電圧は、Ｅｕ＋ＶH−Ｅｓ、Ｅｕ＋ＶL−Ｅｓとなる。よって、例えば、基準電圧に対して−７Ｖ〜＋１２Ｖの範囲で受信可能な一般的な制御信号用トランシーバが制御装置に搭載されているとすると、Ｅｕ＋ＶL−Ｅｓ≧−７Ｖ、Ｅｕ＋ＶH−Ｅｓ≦１２Ｖとする必要がある。
【００５６】
以上より、ＡＩＳＧデバイス１０と制御装置の両者に、基準電圧に対して−７Ｖ〜＋１２Ｖの範囲で受信可能な一般的な制御信号用トランシーバを用いる場合については、Ｅｕ≦１０Ｖであれば３Ｖ≦Ｅｓ≦７Ｖ、Ｅｕ≦７．５Ｖであれば０．５Ｖ≦Ｅｓ≦７Ｖとなるようにシフト電圧Ｅｓを設定すれば、正常な通信が可能となる。
【００５７】
換言すれば、ＤＣリターン電圧Ｖ2の上昇電圧Ｅｕが０〜１０Ｖの範囲のときは３Ｖ≦Ｅｓ≦７Ｖ、ＤＣリターン電圧Ｖ2の上昇電圧Ｅｕが０〜７．５Ｖの範囲のときは０．５Ｖ≦Ｅｓ≦７Ｖとすれば、ＡＩＳＧデバイス１０と制御装置のいずれにおいても制御信号用トランシーバへの入力信号電圧が受信可能な電圧範囲内となり、正常な通信が可能となる。なお、ＤＣリターン電圧Ｖ2の上昇電圧Ｅｕの最大値（最大Ｅｕ）に対するシフト電圧Ｅｓの許容範囲の関係は図４のようになる。
【００５８】
次に、電圧シフト回路８の回路構成について具体的に説明する。
【００５９】
図５（ａ）に示す電圧シフト回路８ａは、ツェナーダイオードＺＤ１，ＺＤ２を備え、ツェナーダイオードＺＤ１，ＺＤ２によるツェナー電圧により電圧シフトを行うように構成したものである。
【００６０】
ツェナーダイオードＺＤ１は、低圧側入出力端子１１ａと高圧側入出力端子１２ａ間に設けられ、アノードが低圧側入出力端子１１ａ側、カソードが高圧側入出力端子１２ａ側となるように設けられる。また、ツェナーダイオードＺＤ１のカソードは、定電流源ＣＳ１を介して正電源端子１３に電気的に接続される。
【００６１】
同様に、ツェナーダイオードＺＤ２は、低圧側入出力端子１１ｂと高圧側入出力端子１２ｂ間に設けられ、アノードが低圧側入出力端子１１ｂ側、カソードが高圧側入出力端子１２ｂ側となるように設けられる。また、ツェナーダイオードＺＤ２のカソードは、定電流源ＣＳ２を介して正電源端子１３に電気的に接続される。
【００６２】
ツェナーダイオードＺＤ１，ＺＤ２としては、そのツェナー電圧ＶZD1、ＶZD2が等しいものを用いる。また、定電流源ＣＳ１，ＣＳ２としては、その電流値ＩCS1，ＩCS2が互いに等しいものを用いる。
【００６３】
この電圧シフト回路８ａでは、低圧側入出力端子１１ａ，１１ｂから入力された制御信号は、ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧ＶZD1、ＶZD2と等しい電圧昇圧され、高圧側入出力端子１２ａ，１２ｂから出力される。また、高圧側入出力端子１２ａ，１２ｂから入力された制御信号は、ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧ＶZD1、ＶZD2と等しい電圧降圧され、低圧側入出力端子１１ａ，１１ｂから出力される。ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧ＶZD1、ＶZD2は、所望のシフト電圧Ｅｓと等しく設定される。
【００６４】
定電流源ＣＳ１，ＣＳ２の具体的な回路構成は、特に限定するものではないが、例えば、図５（ｂ）に示すように、抵抗Ｒ１，Ｒ２（Ｒ１＝Ｒ２）により定電流源ＣＳ１，ＣＳ２を構成してもよい。
【００６５】
また、図５（ｃ）に示すように、抵抗Ｒ１〜Ｒ４とトランジスタＱ１〜Ｑ３を組み合わせたカレントミラー回路により、定電流源ＣＳ１，ＣＳ２を構成してもよい。各トランジスタＱ１〜Ｑ３のコレクタ端子は、それぞれ抵抗Ｒ１〜Ｒ３を介して正電源端子１３に電気的に接続され、各トランジスタＱ１〜Ｑ３のベース端子は、互いに電気的に接続され、トランジスタＱ１のエミッタ端子に電気的に接続される。また、トランジスタＱ２，Ｑ３のエミッタ端子は、ツェナーダイオードＺＤ１、ＺＤ２のカソードに電気的に接続され、トランジスタＱ１のエミッタ端子は、抵抗Ｒ４を介して負電源端子１４に電気的に接続される。負電源端子１４は、ＤＣリターンまたは負電源に電気的に接続される。図５（ｃ）の電圧シフト回路８ａでは、Ｒ１＝Ｒ２＝Ｒ３とし、トランジスタＱ１〜Ｑ３として同じ型式のＰＮＰトランジスタを用いる。
【００６６】
図５（ｂ）の電圧シフト回路８ａを模した図６（ａ）に示すようなシミュレーション回路を作成し、抵抗Ｒ１を１００ｋΩ、ツェナーダイオードＺＤ１のツェナー電圧ＶZD1を４．７Ｖ、正電源Ｖ0を５Ｖ，１０Ｖ，１５Ｖ，２０Ｖとし、低圧側入出力端子１１ａからの入力電圧Ｖinを−１０Ｖ〜１０Ｖの範囲で変化させたときの、高圧側入出力端子１２ａからの出力電圧Ｖoutをシミュレーションにより求めた。結果を図６（ｂ）に示す。また、このときツェナーダイオードＺＤ１を流れる電流Ｉ0を図６（ｃ）に示す。
【００６７】
図６（ｂ）に示すように、入力電圧Ｖinに対する出力電圧Ｖoutのシフト電圧Ｅｓは約４Ｖ程度となっており、ツェナーダイオードＺＤ１のツェナー電圧ＶZD1と略等しいシフト電圧Ｅｓとなっていることが分かる。また、正電源Ｖ0を５Ｖ、１０Ｖとした場合においては、入力電圧Ｖinが高くなると、正常な動作が得られていないことが分かる。これは、入力電圧Ｖinが高くなり、Ｖin≧Ｖ0−ＶZD1となると、ツェナーダイオードＺＤ１に印加される電圧がツェナー電圧ＶZD1以下となり、ツェナーダイオードＺＤ１が正常に動作しなくなるためである。つまり、電圧シフト回路８ａで正常な動作を得るためには、Ｖin＜Ｖ0−ＶZD1とする必要がある。
【００６８】
図６（ｃ）に示すように、電流Ｉ0は、入力電圧Ｖinが高くなるにしたがい小さくなっており、Ｖin＞Ｖ0の領域（Ｖ0＝５Ｖの場合におけるＶin＞５Ｖの領域）では、符号が反転して電流が逆流してしまっていることが分かる。
【００６９】
同様に、図５（ｃ）の電圧シフト回路８ａを模したシミュレーション回路を作成し、Ｒ１＝Ｒ２＝Ｒ３＝２０ｋΩ、Ｒ４＝２００ｋΩ、ＶZD1＝ＶZD2＝４．７Ｖ、基準電位を０Ｖとしてシミュレーションを行った。結果を図７（ａ），（ｂ）に示す。
【００７０】
図７（ａ），（ｂ）に示すように、図５（ｃ）の電圧シフト回路８ａでは、Ｖin＜Ｖ0−ＶZD1の領域において電流Ｉ0がほぼ一定となる点が図５（ｂ）の電圧シフト回路８ａと異なるものの、Ｖin＜Ｖ0−ＶZD1の領域においては、入力電圧Ｖinに対する出力電圧Ｖoutのシフト電圧Ｅｓが約４Ｖ程度となっており、ツェナーダイオードＺＤ１のツェナー電圧ＶZD1（＝ＶZD2）と略等しいシフト電圧Ｅｓとなっていることが分かる。
【００７１】
次に、電圧シフト回路８の他の例を説明する。
【００７２】
図８（ａ）に示す電圧シフト回路８ｂは、図５（ａ）の電圧シフト回路８ａにおいて、低圧側入出力端子１１ａ，１１ｂとツェナーダイオードＺＤ１，ＺＤ２との間に、逆流防止用ダイオードＤ１，Ｄ２を設けたものである。図８（ｂ）の電圧シフト回路８ｂは、図８（ａ）の電圧シフト回路８ｂにおいて、抵抗Ｒ１，Ｒ２により定電流源ＣＳ１，ＣＳ２を構成したものであり、図８（ｃ）に示す電圧シフト回路８ｂは、カレントミラー回路により定電流源ＣＳ１，ＣＳ２を構成したものである。逆流防止用ダイオードＤ１，Ｄ２を設けることで、入力電圧が正電源よりも高くなってしまった場合であっても、電流の逆流を防止することが可能になる。
【００７３】
図９（ａ）に示す電圧シフト回路８ｃは、図５（ａ）の電圧シフト回路８ａにおいて、ツェナーダイオードＺＤ１，ＺＤ２のアノードを、定電流源ＣＳ３，ＣＳ４を介してそれぞれ負電源端子１４に接続するように構成したものである。各定電流源ＣＳ１〜ＣＳ４の電流値ＩCS1〜ＩCS4は、互いに等しくされる。
【００７４】
図９（ｂ）の電圧シフト回路８ｃは、抵抗値の等しい抵抗Ｒ１〜Ｒ４により定電流源ＣＳ１〜ＣＳ４を構成したものであり、図９（ｃ）の電圧シフト回路８ｃは、カレントミラー回路により定電流源ＣＳ１〜ＣＳ４を構成したものである。図９（ｃ）の電圧シフト回路８ｃでは、Ｒ１＝Ｒ２＝Ｒ３、Ｒ５＝Ｒ６＝Ｒ７とし、トランジスタＱ１〜Ｑ３として同じ型式のＰＮＰトランジスタ、トランジスタＱ４〜Ｑ６として同じ型式のＮＰＮトランジスタを用いる。なお、例えば、定電流源ＣＳ１，ＣＳ２をカレントミラー回路で構成すると共に、定電流源ＣＳ３，ＣＳ４を抵抗で構成するなど、抵抗とカレントミラー回路を併用した回路構成も可能である。
【００７５】
図５の電圧シフト回路８ａでは、制御信号が入力されないときに高圧側入出力端子１２ａ，１２ｂが開放された状態となってしまうが、図９の電圧シフト回路８ｃでは、ツェナーダイオードＺＤ１，ＺＤ２のアノードが接地（あるいは負電源に接続）されているため、高圧側入出力端子１２ａ，１２ｂが開放された状態にならない。
【００７６】
図１０（ａ）に示す電圧シフト回路８ｄは、図９（ａ）の電圧シフト回路８ｃにおいて、ツェナーダイオードＺＤ１，ＺＤ２の代わりに、直列接続した複数個のダイオードＤ11〜Ｄ1n、Ｄ21〜Ｄ2nを設け、複数個のダイオードＤ11〜Ｄ1n、Ｄ21〜Ｄ2nによる順方向電圧降下により、電圧シフトを行うように構成したものである。図１０（ｂ）は、抵抗値の等しい抵抗Ｒ１〜Ｒ４により定電流源ＣＳ１〜ＣＳ４を構成したものである。なお、図示していないが、定電流源ＣＳ１〜ＣＳ４をカレントミラー回路で構成することも勿論可能である。
【００７７】
本実施の形態の作用を説明する。
【００７８】
本実施の形態に係るインターフェイス回路１では、入力コネクタ２から入力された制御信号を一定電圧昇圧して出力する電圧シフト回路８を備えている。
【００７９】
電圧シフト回路８を備えることにより、制御ケーブルでの電圧降下によりＤＣリターン電圧Ｖ2が上昇し、ＡＩＳＧデバイス１０へ入力された制御信号の電圧が、制御信号用トランシーバ７が受信可能な電圧範囲を下回る場合であっても、制御信号を制御信号用トランシーバ７が受信可能な電圧範囲内まで昇圧させて、正常に通信を行うことが可能になる。
【００８０】
例えば、制御信号用トランシーバ７の受信可能な電圧範囲が−７Ｖ〜＋１２Ｖであり、１０〜３０Ｖ電源を使用する場合には、ＤＣリターン電圧Ｖ2の上昇電圧Ｅｕが１０Ｖ以下であれば、シフト電圧Ｅｓを３Ｖ〜７Ｖに設定することにより、制御信号の正常な送受信が可能になる。
【００８１】
次に、本発明の他の実施の形態を説明する。
【００８２】
図１１に示すＡＩＳＧデバイス１１０は、インターフェイス回路１１１を搭載したものである。
【００８３】
インターフェイス回路１１１は、図１のインターフェイス回路１において、 電圧シフト回路８を、入力コネクタ２と出力コネクタ３間の制御信号伝送ライン５に設け、入力コネクタ２から入力された制御信号を一定電圧昇圧して出力コネクタ３に出力すると共に、出力コネクタ３から入力された制御信号を一定電圧降圧して入力コネクタ２に出力するように構成したものである。インターフェイス回路１１１においては、コネクタ２，３の３，５番のピン端子同士は、電気的に接続されない。
【００８４】
インターフェイス回路１１１によれば、出力コネクタ３にデイジーチェーン接続されるＡＩＳＧデバイスに、電圧シフト回路８で昇圧した制御信号を出力することができるので、後段に接続されるＡＩＳＧデバイスが、本発明のインターフェイス回路１，１１１を備えない一般のＡＩＳＧデバイスであっても、当該ＡＩＳＧデバイスで正常な通信を行うことが可能となる。
【００８５】
図１２に示すＡＩＳＧデバイス１２０は、図１のＡＩＳＧデバイス１０において、内部回路６を省略したものである。つまり、ＡＩＳＧデバイス１２０は、インターフェイス回路１を単独でデバイス化したものである。このＡＩＳＧデバイス１２０を一般のＡＩＳＧデバイスの前段に設けることにより、後段の一般のＡＩＳＧデバイスで正常な通信を行うことが可能となる。
【００８６】
図１３に示すＡＩＳＧデバイス１３０は、図１２のＡＩＳＧデバイス１２０において、同一筐体内に、３つの出力コネクタ１３１を備えた分配器（ＡＩＳＧ信号分配器）１３２を内蔵したものである。なお、ここでは分配器１３２を内蔵した場合を示しているが、これに限らず、同一筐体内にアレスタ等を設けることも可能である。
【００８７】
図１３（ａ）は、入力コネクタ２から入力された電源を電源回路（ＤＣ／ＤＣコンバータ）１３３で変換してから電圧シフト回路８に入力し、電圧シフト回路８の正電源として使用する場合を示しており、図１３（ｂ）は、入力コネクタ２から入力された電源をそのまま電圧シフト回路８に入力して、電圧シフト回路８の正電源として使用する場合を示している。
【００８８】
図１３（ｂ）のように入力コネクタ２から入力された電源をそのまま電圧シフト回路８に入力する場合は、図１４に示す電圧シフト回路８ｅのように、正電源として入力された電圧を一定電圧降下させる電圧降下手段１４１を備えたものを、電圧シフト回路８として用いるようにしてもよい。図１４（ａ）は、抵抗Ｒ１，Ｒ２と正電源端子１３間に、電圧降下手段１４１としての共通のツェナーダイオードＺＤ３を設けた場合を示しており、図１４（ｂ）は、抵抗Ｒ１，Ｒ２とツェナーダイオードＺＤ１，ＺＤ２間に、電圧降下手段１４１としてのツェナーダイオードＺＤ３，ＺＤ４を個別に設けた場合を示している。なお、電圧降下手段１４１は、ツェナーダイオードに限定されない。なお、図１４では、一例として、図５（ｂ）の電圧シフト回路８ａに電圧降下手段１４１を設けた場合を示しているが、これに限定されるものではない。
【００８９】
また、図１５に示す電圧シフト回路８ｆのように、正電源端子１３と負電源端子１４間に電圧制限素子としてのツェナーダイオードＺＤ３を設け、正電源端子１３と負電源端子１４間が一定の電圧となるように構成してもよい。抵抗Ｒ５は、ツェナーダイオードＺＤ３に流れる電流を抑制するためのものである。なお、図１５では、一例として、図８（ｃ）の電圧シフト回路８ｂにツェナーダイオードＺＤ３を設けた場合を示しているが、これに限定されるものではない。電圧シフト回路８ｆでは、ツェナーダイオードＺＤ３により正電源の電圧の変化に伴う定電流源の電流値の変化を少なくすることも可能であるため、正電源の電圧が安定しない場合にも好適に用いることができる。
【００９０】
図１６に示すインターフェイス回路１６１は、図１のインターフェイス回路１において、最低電圧検出回路（ＲＳ４８５信号最低電圧検出回路）１６２と、切替回路１６３と、をさらに備えたものである。なお、図１６では、図の簡略化のため、出力コネクタ３と、電源ライン４と、両コネクタ２，３間を接続する入出力コネクタ間接続線を省略している。
【００９１】
最低電圧検出回路１６２は、入力コネクタ２から入力された制御信号の最低電圧（つまりローレベル信号電圧ＶL）を検出し、その検出した最低電圧が、制御信号用トランシーバ７が受信可能な電圧範囲内にあるか判断する回路である。本実施の形態では、最低電圧検出回路１６２は、検出した最低電圧が、制御信号用トランシーバ７が受信可能な電圧範囲内にないと判断したとき、切替回路１６３に切替制御信号を出力するように構成される。
【００９２】
最低電圧検出回路１６２の具体的な回路構成の一例を図１７に示す。図１７の最低電圧検出回路１６２では、制御信号であるＲＳ４８５ＡとＲＳ４８５Ｂを入力する入力端子１７１，１７２に反転増幅回路１７３，１７４を接続して、制御信号を反転させ、その反転増幅回路１７３，１７４の出力を、ピークホールド回路１７５に入力して最大電圧を検出し、検出した最大電圧をコンパレータ１７６で基準電圧と比較して、基準電圧より大きい場合（つまり制御信号の最低電圧が所定値より小さい場合）に、切替制御信号としてハイレベル信号を出力端子１７７から出力するように構成されている。
【００９３】
反転増幅回路１７３は、入力端子１７１とオペアンプＯＰ１の反転入力端子とを抵抗Ｒ２１を介して電気的に接続すると共に、オペアンプＯＰ１の非反転入力端子を接地（ＤＣリターンに接続）し、かつ、オペアンプＯＰ１の反転入力端子と出力端子とを抵抗Ｒ２２を介して電気的に接続して構成される。反転増幅回路１７４も同様である。なお、反転増幅回路１７３，１７４の構成はこれに限定されるものではない。
【００９４】
ピークホールド回路１７５は、反転増幅回路１７３，１７４の出力（オペアンプＯＰ１，ＯＰ２の出力端子）にアノードがそれぞれ電気的に接続されたダイオードＤ１，Ｄ２と、一端がダイオードＤ１，Ｄ２のカソードに電気的に接続され、他端が接地（ＤＣリターンに接続）されたコンデンサＣ１と、一端がダイオードＤ１，Ｄ２のカソード（コンデンサＣ１の一端）に電気的に接続され、他端が接地（ＤＣリターンに接続）された抵抗Ｒ２５と、からなる。
【００９５】
このピークホールド回路１７５では、反転増幅回路１７３，１７４から出力される電圧がコンデンサＣ１に充電された電圧より高いときは、ダイオードＤ１，Ｄ２に電流が流れてコンデンサ１７７に充電がなされ、コンデンサＣ１の一端から常に最大電圧を出力できるようになっている。ピークホールド回路１７５の出力は、抵抗Ｒ２５を介して接地されており、コンデンサＣ１が自然に放電されるようになっている。
【００９６】
図１６に戻り、切替回路１６３は、最低電圧検出回路１６２が、制御信号の最低電圧が制御信号用トランシーバ７が受信可能な電圧範囲内にないと判断したとき（最低電圧検出回路１６２から切替制御信号が入力されたとき）、制御信号用トランシーバ７と入力コネクタ２間の制御信号伝送ライン５に電圧シフト回路８を挿入し、制御信号の最低電圧が制御信号用トランシーバ７が受信可能な電圧範囲内にあると判断したとき（最低電圧検出回路１６２から切替制御信号が入力されないとき）、制御信号用トランシーバ７と入力コネクタ２間の制御信号伝送ライン５に電圧シフト回路８を挿入しないように切り替えるものである。
【００９７】
本実施の形態では、電圧シフト回路８を設けた制御信号伝送ライン５とは別に電圧シフト回路８をバイパスするバイパス伝送ライン１６４を設け、制御信号伝送ライン５を電圧シフト回路８側に切り替えるか、あるいはバイパス伝送ライン１６４側に切り替えるかを、切替回路１６３で切替制御するように構成した。
【００９８】
なお、インターフェイス回路１６１では、制御信号の最低電圧が制御信号用トランシーバ７が受信可能な電圧範囲内にあるときには、電圧シフト回路８を使用しなくなる。よって、制御信号の最低電圧が制御信号用トランシーバ７が受信可能な電圧範囲内にあるときには、電圧シフト回路８の電源を遮断するように切替回路１６３を構成することが望ましい。
【００９９】
切替回路１６３は、図１６（ａ）に示すように、電圧シフト回路８の入力コネクタ２側、制御信号用トランシーバ７側の両方に設けてもよいし、図１６（ｂ）に示すように、制御信号用トランシーバ７側のみに設けてもよい。切替回路１６３を制御信号用トランシーバ７側のみに設ける場合、バイパス伝送ライン１６４の入力コネクタ２側の端部は、入力コネクタ２と電圧シフト回路８間の制御信号伝送ライン５に直接電気的に接続するとよい。
【０１００】
また、切替回路１６３を電圧シフト回路８内に組み込むことも可能である。図１８に示す電圧シフト回路８ｇは、図５（ｂ）の電圧シフト回路８ａにおいて、ツェナーダイオードＺＤ１，ＺＤ２をバイパスするか否かを切り替える短絡スイッチＳＷ１，ＳＷ２を切替回路１６３として設けたものである。短絡スイッチＳＷ１，ＳＷ２は、最低電圧検出回路１６２により制御される。
【０１０１】
インターフェイス回路１６１によれば、制御信号の電圧が制御信号用トランシーバ７が受信可能な電圧範囲にあるときは、電圧シフト回路８を経由せずに、制御信号を直接制御信号用トランシーバ７に入力することが可能になる。このとき、使用しない電圧シフト回路８の電源を遮断するように切替回路１６３を構成すれば、省電力化が可能である。
【０１０２】
図１９（ａ）に示すインターフェイス回路１９１は、入力コネクタ２と電圧シフト回路８間に、外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路１９２をさらに備えたものである。
【０１０３】
図１９（ｂ）に示すインターフェイス回路１９３は、図１９（ａ）のインターフェイス回路１９１において、サージ保護回路１９２と電圧シフト回路８間に、制御信号の同相雑音を除去する同相雑音除去フィルタ１９４をさらに備えたものである。
【０１０４】
なお、入力コネクタ２から入力された制御信号を電圧シフト回路８で昇圧して出力コネクタ３に出力するように構成する場合（図１１参照）には、図１９（ｃ）に示すインターフェイス回路１９５のように、同相雑音除去フィルタ１９４を、電圧シフト回路８と制御信号用トランシーバ７間に備えるようにしてもよい。また、出力コネクタ３側にもサージ保護回路１９６を備えるようにしてもよい。
【０１０５】
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
【符号の説明】
【０１０６】
１ ＡＩＳＧデバイス用インターフェイス回路（インターフェイス回路）
２ 入力コネクタ
３ 出力コネクタ
４ 電源ライン
５ 制御信号伝送ライン
６ 内部回路
７ 制御信号用トランシーバ
８ 電圧シフト回路
【技術分野】
【０００１】
本発明は、ＡＩＳＧ（Antenna Interface Standards Group）規格に準拠したＡＩＳＧデバイスに搭載されるＡＩＳＧデバイス用インターフェイス回路及びＡＩＳＧデバイスに関するものである。
【背景技術】
【０００２】
移動通信用の無線基地局では、一般に、アンテナのチルト制御を遠隔制御により行えるようになっている。当初は、アンテナの制御方式としてメーカーごとに独自の方式を用いていたが、近年のＬＴＥ（Long Term Evolution）無線基地局などでは、アンテナの制御をＡＩＳＧ規格で行うことが多くなっている。ＡＩＳＧ規格は、アンテナの基本的な相互運用を確実にすべく標準化された規格である（例えば、特許文献１参照）。
【０００３】
図２０（ａ）に示すように、ＡＩＳＧ規格に準拠してアンテナの制御を行うアンテナ制御システム２０１は、無線基地局のアンテナ（図示せず）の制御を行うＲＥＴ（Remote Electrical Tilt）ユニットなどのＡＩＳＧデバイス（ＡＩＳＧ端末機器）２０２と、ＡＩＳＧデバイス２０２に制御信号（ＲＳ４８５規格信号）を送信し、ＡＩＳＧデバイス２０２を制御してアンテナの制御を行うと共に、ＡＩＳＧデバイス２０２に電源を供給する制御装置（ＡＩＳＧ制御装置）２０３と、制御装置２０３とＡＩＳＧデバイス２０２とを接続する制御ケーブル（ＡＩＳＧ制御ケーブル）２０４と、を備えている。制御ケーブル２０４は、図示していないが、制御信号を伝送するための制御信号線と、電源を供給するための電源線とを備えている。
【０００４】
図２０（ｂ）に示すように、ＡＩＳＧデバイス２０２は、ＡＩＳＧ規格に準拠した入力コネクタ（オスコネクタ）２および出力コネクタ（メスコネクタ）３を備えている。両コネクタ２，３の対応するピン端子同士は、入出力コネクタ間接続線（電源ライン４および制御信号伝送ライン５）により電気的に接続されている。これにより、図２１に示すように、両端部にＡＩＳＧ規格に準拠したオスコネクタ２０４ａ，メスコネクタ２０４ｂをそれぞれ設けた制御ケーブル２０４を用いて、デイジーチェーン接続により複数のＡＩＳＧデバイス２０２を縦続接続できるようになっている。
【０００５】
ＡＩＳＧ規格に準拠したコネクタ２，３のピン端子の番号（Pin Number）、各ピン端子で伝搬する信号（Signal）、必須接続（Mandatory）であるか任意接続（Optional）であるかという要求（Requirement）を表１に示す。
【０００６】
【表１】
【０００７】
表１に示すように、ＡＩＳＧ規格では、１番の＋１２Ｖ、２番の−４８Ｖ、６番の１０〜３０Ｖの３種類の電源ラインが用意されており、＋１２Ｖと−４８Ｖの電源ラインは任意接続、１０〜３０Ｖの電源ラインは必須接続とされている。なお、表１における８番のＮＣは無接続（No Connection）を意味している。
【０００８】
図２０（ｂ）では、一例として、ＡＩＳＧデバイス２０２が必須接続の１０〜３０Ｖ電源を使用する場合を示している。この場合、両コネクタ２，３間で６番のピン端子同士を接続する１０〜３０Ｖ電源ライン４ａと、７番のピン端子同士を接続するＤＣリターンライン４ｂとが、電源ライン４として、ＡＩＳＧデバイス２０２の内部回路６の電源回路（図示せず）に電気的に接続される。
【０００９】
両コネクタ２，３間で３，５番のピン端子同士を接続するライン（ＲＳ４８５ＡのラインとＲＳ４８５Ｂのライン）は、制御信号伝送ライン５として、ＡＩＳＧデバイス２０２の内部回路６の制御信号用トランシーバ（ＲＳ４８５トランシーバ）７に電気的に接続される。これにより、制御装置２０３から入力コネクタ２を介して入力された制御信号は、制御信号伝送ライン５を通って制御信号用トランシーバ７に入力されるようになっている。
【００１０】
図２２に示すように、制御信号用トランシーバ７は、非反転入出力端子Ａ、反転入出力端子Ｂ、レシーバ出力端子ＲＯ、レシーバ出力イネーブル端子ＲＥ、ドライバ入力端子ＤＩ、ドライバ出力イネーブル端子ＤＥ、正電源入力端子Ｖｃｃ、基準電源入力端子ＧＮＤの各端子を備えた一般的な差動信号用トランシーバである。非反転入出力端子Ａ、反転入出力端子Ｂは、制御信号伝送ライン５に電気的に接続され、正電源入力端子Ｖｃｃは正電源に、基準電源入力端子ＧＮＤはＤＣリターンに電気的に接続され、その他の端子ＲＯ，ＲＥ，ＤＩ，ＤＥは、内部回路６の適宜な制御回路等に電気的に接続される。
【００１１】
レシーバ出力端子ＲＯからは、非反転入出力端子Ａから入力された信号（ＲＳ４８５Ａ）と、反転入出力端子Ｂから入力された信号（ＲＳ４８５Ｂ）の差分が出力される。また、ドライバ入力端子ＤＩから入力された信号は、両入出力端子Ａ，Ｂから出力されるが、非反転入出力端子Ａからは反転されない信号が、反転入出力端子Ｂからは反転された信号が出力されるようになっている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特表２０１０−５１９８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、制御ケーブル２０４の電源線（ここでは１０〜３０Ｖ電源線とＤＣリターン用電源線）には、電源電流が流れるため、制御ケーブル２０４の導体抵抗成分により電圧降下が発生してしまう。
【００１４】
制御ケーブル２０４の電源線の単位長さあたりの導体抵抗をＲ0、ケーブル伝送距離（制御ケーブル２０４のケーブル長）をＬとすると、電源線の導体抵抗成分はＲ0・Ｌとなるので、アンテナ制御システム２０１は、図２３に示すような等価回路で表すことができる。電源電流をＩ0とすると、制御ケーブル２０４にてＩ0・Ｒ0・Ｌの電圧降下が発生することになる。
【００１５】
制御装置２０３にてＶ0の電圧を出力する場合、ＤＣリターン出力端子２０３ｂの電圧を基準（０Ｖ）として電源出力端子２０３ａからＶ0の電圧を出力することになるが、ＡＩＳＧデバイス２０２の電源入力端子（ここでは、入力コネクタ２の６番のピン端子）２０２ａに入力される電圧Ｖ1は、制御ケーブル２０４での電圧降下により、下式（１）
Ｖ1＝Ｖ0−Ｉ0・Ｒ0・Ｌ ・・・（１）
となる。同様に、ＡＩＳＧデバイス２０２のＤＣリターン入力端子（入力コネクタ２の７番のピン端子）２０２ｂの電圧（ＤＣリターン電圧という）Ｖ2は、０Ｖよりも上昇し、下式（２）
Ｖ2＝Ｉ0・Ｒ0・Ｌ ・・・（２）
となる。
【００１６】
式（２）より、制御ケーブル２０４のケーブル伝送距離Ｌが長くなったり、正電源系のＡＩＳＧデバイス２０２を多段接続するなどして消費電力が大きく（電源電流Ｉ0が大きく）なると、ＡＩＳＧデバイス２０２におけるＤＣリターン電圧Ｖ2が上昇してしまうことがわかる。
【００１７】
これに対して、制御信号を伝送する制御信号線に流れる電流は非常に小さいため、制御信号は、制御装置２０３から出力された電圧と略同じ電圧でＡＩＳＧデバイス２０２に到達する。その結果、ＤＣリターン電圧Ｖ2を基準にすると、制御信号の電圧は、相対的に低くなってしまう。
【００１８】
制御信号用トランシーバ７は、ＡＩＳＧデバイス２０２の他の内部回路６と同様に、制御装置２０３から供給された電源により駆動される。つまり、制御信号用トランシーバ７は、ＤＣリターン電圧Ｖ2を基準電圧として使用している。また、通常の制御信号用トランシーバ７で受信可能な電圧範囲は、基準電圧に対して−７Ｖ〜＋１２Ｖ程度と有限である。
【００１９】
よって、図２４に示すように、ケーブル伝送距離Ｌが長くなり、ＤＣリターン電圧Ｖ2が上昇し、それに伴って制御信号用トランシーバ７で受信される制御信号の電圧が相対的に低くなると、制御信号が制御信号用トランシーバ７で受信可能な電圧範囲（図２４にハッチングで示す範囲）を外れて制御信号の識別が困難となり、正常な通信ができなくなるおそれがある。図２４では、制御信号のハイレベル信号電圧をＶH、ローレベル信号電圧をＶLとして示しているが、この例では、ケーブル伝送距離ＬがＬ0より大きくなると、ローレベル信号電圧ＶLが制御信号用トランシーバ７で受信可能な下限電圧を下回り、正常な通信ができなくなる。
【００２０】
本発明は上記事情に鑑み為されたものであり、制御ケーブルでの電圧降下によりＤＣリターン電圧が上昇しても、正常に通信を行うことを可能とするＡＩＳＧデバイス用インターフェイス回路及びＡＩＳＧデバイスを提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明は上記目的を達成するために創案されたものであり、ＡＩＳＧ規格に準拠した入力コネクタおよび出力コネクタと、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力する電圧シフト回路と、を備えたＡＩＳＧデバイス用インターフェイス回路である。
【００２２】
制御信号の送受信を行う制御信号用トランシーバを備え、ＡＩＳＧ規格に準拠してアンテナの制御を行うＡＩＳＧデバイスに搭載され、前記電圧シフト回路を、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに設け、前記入力コネクタから入力された制御信号を一定電圧昇圧して前記制御信号用トランシーバに出力すると共に、前記制御信号用トランシーバから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成してもよい。
【００２３】
前記電圧シフト回路が昇圧するシフト電圧は、前記入力コネクタから入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内となるように設定されてもよい。
【００２４】
前記入力コネクタには、前記ＡＩＳＧデバイスに制御信号を送信し、前記ＡＩＳＧデバイスを制御して前記アンテナの制御を行うと共に、前記ＡＩＳＧデバイスに電源信号を送信する制御装置が接続されており、前記電圧シフト回路が降圧するシフト電圧は、前記制御信号用トランシーバから入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、前記制御装置で受信可能となるように設定されてもよい。
【００２５】
前記入力コネクタから入力された制御信号の最低電圧を検出し、その検出した最低電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内にあるか判断する最低電圧検出回路と、該最低電圧検出回路が、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にないと判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入し、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にあると判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入しないように切り替える切替回路と、をさらに備えてもよい。
【００２６】
前記電圧シフト回路は、ツェナーダイオードまたは直列接続した複数個のダイオードを備え、前記ツェナーダイオードによるツェナー電圧または前記複数個のダイオードによる順方向電圧降下により、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力するように構成されてもよい。
【００２７】
前記電圧シフト回路を、前記入力コネクタと前記出力コネクタ間の制御信号伝送ラインに設け、前記入力コネクタから入力された制御信号を一定電圧昇圧して前記出力コネクタに出力すると共に、前記出力コネクタから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成してもよい。
【００２８】
外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路をさらに備えてもよい。
【００２９】
制御信号の同相雑音を除去する同相雑音除去フィルタをさらに備えてもよい。
【００３０】
また、本発明は、前記ＡＩＳＧデバイス用インターフェイス回路を搭載したＡＩＳＧデバイスである。
【発明の効果】
【００３１】
本発明によれば、制御ケーブルでの電圧降下によりＤＣリターン入力端子電圧が上昇しても、正常に通信を行うことができる。
【図面の簡単な説明】
【００３２】
【図１】（ａ）は、本発明の一実施の形態に係るＡＩＳＧデバイス用インターフェイス回路を搭載したＡＩＳＧデバイスの概略構成図であり、（ｂ）は、その電圧シフト回路と制御信号用トランシーバの回路構成図である。
【図２】本発明において、電圧シフト回路のシフト電圧Ｅｓをどのように設定するかを説明するための図である。
【図３】本発明において、電圧シフト回路のシフト電圧Ｅｓをどのように設定するかを説明するための図である。
【図４】本発明において、ＤＣリターン電圧の上昇電圧Ｅｕの最大値（最大Ｅｕ）に対するシフト電圧Ｅｓの許容範囲の関係を示す図である。
【図５】（ａ）は、図１のＡＩＳＧデバイス用インターフェイス回路に用いる電圧シフト回路の一例を示す回路構成図であり、（ｂ）は定電流源に抵抗を用いた場合，（ｃ）は定電流源にカレントミラー回路を用いた場合の回路構成図である。
【図６】（ａ）は、図５（ｂ）の電圧シフト回路を模したシミュレーション回路を示す図であり、（ｂ）は、そのシミュレーション回路を用いて求めた入力電圧Ｖinに対する出力電圧Ｖoutのシミュレーション結果、（ｃ）は入力電圧Ｖinに対する電流Ｉ0のシミュレーション結果を示す図である。
【図７】（ａ）は、図５（ｃ）の電圧シフト回路を模したシミュレーション回路を用いて求めた入力電圧Ｖinに対する出力電圧Ｖoutのシミュレーション結果、（ｂ）は入力電圧Ｖinに対する電流Ｉ0のシミュレーション結果を示す図である。
【図８】（ａ）は、図１のＡＩＳＧデバイス用インターフェイス回路に用いる電圧シフト回路の一例を示す回路構成図であり、（ｂ）は定電流源に抵抗を用いた場合，（ｃ）は定電流源にカレントミラー回路を用いた場合の回路構成図である。
【図９】（ａ）は、図１のＡＩＳＧデバイス用インターフェイス回路に用いる電圧シフト回路の一例を示す回路構成図であり、（ｂ）は定電流源に抵抗を用いた場合，（ｃ）は定電流源にカレントミラー回路を用いた場合の回路構成図である。
【図１０】（ａ）は、図１のＡＩＳＧデバイス用インターフェイス回路に用いる電圧シフト回路の一例を示す回路構成図であり、（ｂ）は定電流源に抵抗を用いた場合の回路構成図である。
【図１１】本発明の他の実施の形態に係るＡＩＳＧデバイス用インターフェイス回路を搭載したＡＩＳＧデバイスの概略構成図である。
【図１２】本発明の他の実施の形態に係るＡＩＳＧデバイスの概略構成図である。
【図１３】（ａ），（ｂ）は、本発明の他の実施の形態に係るＡＩＳＧデバイスの概略構成図である。
【図１４】（ａ），（ｂ）は、図１３（ｂ）のＡＩＳＧデバイスに好適な電圧シフト回路の一例を示す回路構成図である。
【図１５】図１３（ｂ）のＡＩＳＧデバイスに好適な電圧シフト回路の一例を示す回路構成図である。
【図１６】（ａ），（ｂ）は、本発明の他の実施の形態に係るＡＩＳＧデバイス用インターフェイス回路の概略構成図である。
【図１７】図１６のＡＩＳＧデバイス用インターフェイス回路に用いる最低電圧検出回路の一例を示す回路構成図である。
【図１８】本発明において、切替装置を組み込んだ電圧シフト回路の一例を示す回路構成図である。
【図１９】（ａ）〜（ｃ）は、本発明の他の実施の形態に係るＡＩＳＧデバイス用インターフェイス回路の概略構成図である。
【図２０】（ａ）は一般的なアンテナ制御システムの概略構成図、（ｂ）は従来のＡＩＳＧデバイスの概略構成図である。
【図２１】ＡＩＳＧデバイスがデイジーチェーン接続可能であることを説明する図である。
【図２２】一般的な制御信号用トランシーバの回路構成図である。
【図２３】図２０（ａ）のアンテナ制御システムの等価回路を示す図である。
【図２４】図２０（ａ）のアンテナ制御システムにおいて、ケーブル伝送距離が長くなると、ＤＣリターン電圧が上昇して正常な通信ができなくなることを説明する図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態を添付図面にしたがって説明する。
【００３４】
図１は、本実施の形態に係るＡＩＳＧデバイス用インターフェイス回路を搭載したＡＩＳＧデバイスの概略構成図であり、（ｂ）は、その電圧シフト回路と制御信号用トランシーバの回路構成図である。
【００３５】
図１（ａ）に示すように、ＡＩＳＧデバイス１０には、本発明のＡＩＳＧデバイス用インターフェイス回路（以下、単にインターフェイス回路という）１が搭載されている。ＡＩＳＧデバイス１０は、例えばＲＥＴユニットであり、制御信号の送受信を行う制御信号用トランシーバ（ＲＳ４８５トランシーバ）７を内部回路６に備え、ＡＩＳＧ規格に準拠してアンテナの制御を行うものである。
【００３６】
本実施の形態に係るインターフェイス回路１は、ＡＩＳＧ規格に準拠した入力コネクタ２および出力コネクタ３と、電圧シフト回路（ＲＳ４８５信号電圧シフト回路）８と、を備えている。入力コネクタ２には、図示しない制御ケーブルを介して、ＡＩＳＧデバイス１０に制御信号を送信し、ＡＩＳＧデバイス１０を制御してアンテナの制御を行うと共に、ＡＩＳＧデバイス１０に電源信号を送信する制御装置（図示せず）が接続される。
【００３７】
両コネクタ２，３の対応するピン端子同士は、入出力コネクタ間接続線（電源ライン４および制御信号伝送ライン５）により電気的に接続されている。
【００３８】
図１（ａ）では、一例として、ＡＩＳＧデバイス１０が必須接続の１０〜３０Ｖ電源を使用する場合を示している。この場合、両コネクタ２，３間で６番のピン端子同士を接続する１０〜３０Ｖ電源ライン４ａと、７番のピン端子同士を接続するＤＣリターンライン４ｂとが、電源ライン４として、ＡＩＳＧデバイス１０の内部回路６の電源回路（図示せず）に電気的に接続される。
【００３９】
両コネクタ２，３間で３，５番のピン端子同士を接続するライン（ＲＳ４８５ＡのラインとＲＳ４８５Ｂのライン）は、制御信号伝送ライン５として、ＡＩＳＧデバイス１０の内部回路６の制御信号用トランシーバ７に電気的に接続される。
【００４０】
電圧シフト回路８は、入力コネクタ２から入力された制御信号を一定電圧昇圧して出力するものであり、制御信号用トランシーバ７と入力コネクタ２間の制御信号伝送ライン５に設けられる。ここでは、入力コネクタ２と出力コネクタ３の３，５番のピン端子同士を接続するラインから分岐して制御信号用トランシーバ７に延びる制御信号伝送ライン５に、電圧シフト回路８を設けている。
【００４１】
図１（ｂ）に示すように、電圧シフト回路８は、制御信号伝送ライン５のＲＳ４８５ＡのラインとＲＳ４８５Ｂのラインのそれぞれに設けられた２個の直流定電圧源Ｂ１，Ｂ２より構成される。両直流定電圧源Ｂ１，Ｂ２の電源電圧ＥB1，ＥB2は、所望のシフト電圧Ｅｓと等しくなるように設定される。
【００４２】
より具体的には、電圧シフト回路８は、低圧側入出力端子１１ａ，１１ｂと、高圧側入出力端子１２ａ，１２ｂとを備えており、低圧側入出力端子１１ａと高圧側入出力端子１２ａとが直流定電圧源Ｂ１を介して電気的に接続され、低圧側入出力端子１１ｂと高圧側入出力端子１２ｂとが直流定電圧源Ｂ２を介して電気的に接続されている。入力コネクタ２側の制御信号伝送ライン５のＲＳ４８５Ａのラインは低圧側入出力端子１１ａに、ＲＳ４８５Ｂのラインは低圧側入出力端子１１ｂにそれぞれ電気的に接続されている。また、高圧側入出力端子１２ａ，１２ｂは、制御信号伝送ライン５のＲＳ４８５Ａ，ＲＳ４８５Ｂのラインを介して、制御信号用トランシーバ７の入出力端子Ａ，Ｂとそれぞれ電気的に接続されている。
【００４３】
これにより、入力コネクタ２から入力された制御信号（ＲＳ４８５Ａ，ＲＳ４８５Ｂ）は、電圧シフト回路８で一定電圧（所望のシフト電圧Ｅｓ）昇圧され、その昇圧後の制御信号（電圧シフト後ＲＳ４８５Ａ，電圧シフト後ＲＳ４８５Ｂ）が制御信号用トランシーバ７の入出力端子Ａ，Ｂへ入力されることになる。また、制御信号用トランシーバ７の入出力端子Ａ，Ｂから出力された信号は、電圧シフト回路８で一定電圧（所望のシフト電圧Ｅｓ）降圧され、その降圧後の制御信号が入力コネクタ２および出力コネクタ３に出力されることになる。
【００４４】
電圧シフト回路８が昇圧または降圧するシフト電圧Ｅｓは、入力コネクタ２から入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、制御信号用トランシーバ７が受信可能な電圧範囲内となるように設定される。
【００４５】
また、電圧シフト回路８が昇圧または降圧するシフト電圧Ｅｓは、制御信号用トランシーバ７から入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、制御装置で受信可能となるように（つまり制御装置に搭載された制御信号用トランシーバが受信可能な電圧範囲内となるように）設定される。
【００４６】
ここで、シフト電圧Ｅｓの具体的な設定例について説明しておく。
【００４７】
制御装置の出力部分からＡＩＳＧデバイス１０までのＤＣリターン電圧Ｖ2の上昇電圧Ｅｕ（制御装置の出力部分でのＤＣリターン電圧は０Ｖであるため、ＤＣリターン電圧Ｖ2と等しい）は、制御装置とＡＩＳＧデバイス１０間を接続する制御ケーブルの導体抵抗成分による電圧降下分に等しいので、図２に示すように、ケーブル伝送距離Ｌが長くなるほど上昇する。
【００４８】
制御信号用トランシーバ７として、基準電圧に対して−７Ｖ〜＋１２Ｖの範囲で受信可能な一般的な制御信号用トランシーバを用いるとすると、制御信号用トランシーバ７で受信可能な電圧範囲は、図２にハッチングで示す範囲となる。
【００４９】
制御信号のハイレベル信号電圧ＶH、ローレベル信号電圧ＶLは、制御ケーブルでの電圧降下が殆どないので、図２に破線で示すように、ケーブル伝送距離Ｌにかかわらず略一定の値になる。
【００５０】
１０〜３０Ｖ電源を使用する場合、最大３０Ｖの電源電圧が供給されるので、最大電力供給の原理より、供給される電圧が電源電圧の１／２の１５Ｖとなるケーブル伝送距離Ｌが最大伝送距離となる。このときのＤＣリターン電圧Ｖ2の上昇電圧Ｅｕは、１５Ｖの１／２の７．５Ｖとなる。つまり、ＤＣリターン電圧Ｖ2は７．５Ｖ程度上昇する可能性がある。なお、小電力のＡＩＳＧデバイスであればこれ以上のＤＣリターン電圧Ｖ2であっても接続される可能性がある。
【００５１】
これに対して、制御信号のローレベル信号電圧ＶLは０〜０．２Ｖ程度であるから、Ｅｕ＞７Ｖとなれば、ＤＣリターン電圧Ｖ2を基準としたローレベル信号電圧ＶL（つまりＶL−Ｅｕ）は−７Ｖより小さくなり、制御信号用トランシーバ７で受信可能な電圧範囲から外れてしまうので、正常な通信ができなくなる。
【００５２】
よって、ＤＣリターン電圧Ｖ2を基準としたローレベル信号電圧ＶLを制御信号用トランシーバ７で受信可能な電圧範囲とするためには、ＶL−Ｅｕ＋Ｅｓ≧−７Ｖとなるようにシフト電圧Ｅｓを設定する必要がある。例えば、Ｅｕ≦７．５ＶとするとＥｓ≧０．５Ｖ、Ｅｕ≦１０ＶとするとＥｓ≧３Ｖとなる。
【００５３】
他方、ＤＣリターン電圧Ｖ2を基準としたハイレベル信号電圧ＶHを制御信号用トランシーバ７で受信可能な電圧範囲とするためには、ＶH−Ｅｕ＋Ｅｓ≦１２となるようにシフト電圧Ｅｓを設定する必要がある。ハイレベル信号電圧ＶHは２〜５Ｖ程度であるから、Ｅｕ＝０Ｖ（ケーブル伝送距離Ｌが０）の場合にも受信可能とするためには、Ｅｓ≦７Ｖとする必要がある。
【００５４】
さらに、制御信号用トランシーバ７から出力された制御信号は、シフト電圧Ｅｓ降圧されてＡＩＳＧデバイス１０から出力されるので、降圧後の制御信号が制御装置で受信可能となるように、シフト電圧Ｅｓを設定する必要がある。
【００５５】
図３に示すように、ＡＩＳＧデバイス１０の制御信号用トランシーバ７からは、ＤＣリターン電圧Ｖ2を基準としてハイレベル信号電圧ＶH、ローレベル信号電圧ＶLが出力されるので、電圧シフト回路８で電圧シフトした後の電圧、すなわちＡＩＳＧデバイス１０から出力される際の電圧は、Ｅｕ＋ＶH−Ｅｓ、Ｅｕ＋ＶL−Ｅｓとなる。よって、例えば、基準電圧に対して−７Ｖ〜＋１２Ｖの範囲で受信可能な一般的な制御信号用トランシーバが制御装置に搭載されているとすると、Ｅｕ＋ＶL−Ｅｓ≧−７Ｖ、Ｅｕ＋ＶH−Ｅｓ≦１２Ｖとする必要がある。
【００５６】
以上より、ＡＩＳＧデバイス１０と制御装置の両者に、基準電圧に対して−７Ｖ〜＋１２Ｖの範囲で受信可能な一般的な制御信号用トランシーバを用いる場合については、Ｅｕ≦１０Ｖであれば３Ｖ≦Ｅｓ≦７Ｖ、Ｅｕ≦７．５Ｖであれば０．５Ｖ≦Ｅｓ≦７Ｖとなるようにシフト電圧Ｅｓを設定すれば、正常な通信が可能となる。
【００５７】
換言すれば、ＤＣリターン電圧Ｖ2の上昇電圧Ｅｕが０〜１０Ｖの範囲のときは３Ｖ≦Ｅｓ≦７Ｖ、ＤＣリターン電圧Ｖ2の上昇電圧Ｅｕが０〜７．５Ｖの範囲のときは０．５Ｖ≦Ｅｓ≦７Ｖとすれば、ＡＩＳＧデバイス１０と制御装置のいずれにおいても制御信号用トランシーバへの入力信号電圧が受信可能な電圧範囲内となり、正常な通信が可能となる。なお、ＤＣリターン電圧Ｖ2の上昇電圧Ｅｕの最大値（最大Ｅｕ）に対するシフト電圧Ｅｓの許容範囲の関係は図４のようになる。
【００５８】
次に、電圧シフト回路８の回路構成について具体的に説明する。
【００５９】
図５（ａ）に示す電圧シフト回路８ａは、ツェナーダイオードＺＤ１，ＺＤ２を備え、ツェナーダイオードＺＤ１，ＺＤ２によるツェナー電圧により電圧シフトを行うように構成したものである。
【００６０】
ツェナーダイオードＺＤ１は、低圧側入出力端子１１ａと高圧側入出力端子１２ａ間に設けられ、アノードが低圧側入出力端子１１ａ側、カソードが高圧側入出力端子１２ａ側となるように設けられる。また、ツェナーダイオードＺＤ１のカソードは、定電流源ＣＳ１を介して正電源端子１３に電気的に接続される。
【００６１】
同様に、ツェナーダイオードＺＤ２は、低圧側入出力端子１１ｂと高圧側入出力端子１２ｂ間に設けられ、アノードが低圧側入出力端子１１ｂ側、カソードが高圧側入出力端子１２ｂ側となるように設けられる。また、ツェナーダイオードＺＤ２のカソードは、定電流源ＣＳ２を介して正電源端子１３に電気的に接続される。
【００６２】
ツェナーダイオードＺＤ１，ＺＤ２としては、そのツェナー電圧ＶZD1、ＶZD2が等しいものを用いる。また、定電流源ＣＳ１，ＣＳ２としては、その電流値ＩCS1，ＩCS2が互いに等しいものを用いる。
【００６３】
この電圧シフト回路８ａでは、低圧側入出力端子１１ａ，１１ｂから入力された制御信号は、ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧ＶZD1、ＶZD2と等しい電圧昇圧され、高圧側入出力端子１２ａ，１２ｂから出力される。また、高圧側入出力端子１２ａ，１２ｂから入力された制御信号は、ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧ＶZD1、ＶZD2と等しい電圧降圧され、低圧側入出力端子１１ａ，１１ｂから出力される。ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧ＶZD1、ＶZD2は、所望のシフト電圧Ｅｓと等しく設定される。
【００６４】
定電流源ＣＳ１，ＣＳ２の具体的な回路構成は、特に限定するものではないが、例えば、図５（ｂ）に示すように、抵抗Ｒ１，Ｒ２（Ｒ１＝Ｒ２）により定電流源ＣＳ１，ＣＳ２を構成してもよい。
【００６５】
また、図５（ｃ）に示すように、抵抗Ｒ１〜Ｒ４とトランジスタＱ１〜Ｑ３を組み合わせたカレントミラー回路により、定電流源ＣＳ１，ＣＳ２を構成してもよい。各トランジスタＱ１〜Ｑ３のコレクタ端子は、それぞれ抵抗Ｒ１〜Ｒ３を介して正電源端子１３に電気的に接続され、各トランジスタＱ１〜Ｑ３のベース端子は、互いに電気的に接続され、トランジスタＱ１のエミッタ端子に電気的に接続される。また、トランジスタＱ２，Ｑ３のエミッタ端子は、ツェナーダイオードＺＤ１、ＺＤ２のカソードに電気的に接続され、トランジスタＱ１のエミッタ端子は、抵抗Ｒ４を介して負電源端子１４に電気的に接続される。負電源端子１４は、ＤＣリターンまたは負電源に電気的に接続される。図５（ｃ）の電圧シフト回路８ａでは、Ｒ１＝Ｒ２＝Ｒ３とし、トランジスタＱ１〜Ｑ３として同じ型式のＰＮＰトランジスタを用いる。
【００６６】
図５（ｂ）の電圧シフト回路８ａを模した図６（ａ）に示すようなシミュレーション回路を作成し、抵抗Ｒ１を１００ｋΩ、ツェナーダイオードＺＤ１のツェナー電圧ＶZD1を４．７Ｖ、正電源Ｖ0を５Ｖ，１０Ｖ，１５Ｖ，２０Ｖとし、低圧側入出力端子１１ａからの入力電圧Ｖinを−１０Ｖ〜１０Ｖの範囲で変化させたときの、高圧側入出力端子１２ａからの出力電圧Ｖoutをシミュレーションにより求めた。結果を図６（ｂ）に示す。また、このときツェナーダイオードＺＤ１を流れる電流Ｉ0を図６（ｃ）に示す。
【００６７】
図６（ｂ）に示すように、入力電圧Ｖinに対する出力電圧Ｖoutのシフト電圧Ｅｓは約４Ｖ程度となっており、ツェナーダイオードＺＤ１のツェナー電圧ＶZD1と略等しいシフト電圧Ｅｓとなっていることが分かる。また、正電源Ｖ0を５Ｖ、１０Ｖとした場合においては、入力電圧Ｖinが高くなると、正常な動作が得られていないことが分かる。これは、入力電圧Ｖinが高くなり、Ｖin≧Ｖ0−ＶZD1となると、ツェナーダイオードＺＤ１に印加される電圧がツェナー電圧ＶZD1以下となり、ツェナーダイオードＺＤ１が正常に動作しなくなるためである。つまり、電圧シフト回路８ａで正常な動作を得るためには、Ｖin＜Ｖ0−ＶZD1とする必要がある。
【００６８】
図６（ｃ）に示すように、電流Ｉ0は、入力電圧Ｖinが高くなるにしたがい小さくなっており、Ｖin＞Ｖ0の領域（Ｖ0＝５Ｖの場合におけるＶin＞５Ｖの領域）では、符号が反転して電流が逆流してしまっていることが分かる。
【００６９】
同様に、図５（ｃ）の電圧シフト回路８ａを模したシミュレーション回路を作成し、Ｒ１＝Ｒ２＝Ｒ３＝２０ｋΩ、Ｒ４＝２００ｋΩ、ＶZD1＝ＶZD2＝４．７Ｖ、基準電位を０Ｖとしてシミュレーションを行った。結果を図７（ａ），（ｂ）に示す。
【００７０】
図７（ａ），（ｂ）に示すように、図５（ｃ）の電圧シフト回路８ａでは、Ｖin＜Ｖ0−ＶZD1の領域において電流Ｉ0がほぼ一定となる点が図５（ｂ）の電圧シフト回路８ａと異なるものの、Ｖin＜Ｖ0−ＶZD1の領域においては、入力電圧Ｖinに対する出力電圧Ｖoutのシフト電圧Ｅｓが約４Ｖ程度となっており、ツェナーダイオードＺＤ１のツェナー電圧ＶZD1（＝ＶZD2）と略等しいシフト電圧Ｅｓとなっていることが分かる。
【００７１】
次に、電圧シフト回路８の他の例を説明する。
【００７２】
図８（ａ）に示す電圧シフト回路８ｂは、図５（ａ）の電圧シフト回路８ａにおいて、低圧側入出力端子１１ａ，１１ｂとツェナーダイオードＺＤ１，ＺＤ２との間に、逆流防止用ダイオードＤ１，Ｄ２を設けたものである。図８（ｂ）の電圧シフト回路８ｂは、図８（ａ）の電圧シフト回路８ｂにおいて、抵抗Ｒ１，Ｒ２により定電流源ＣＳ１，ＣＳ２を構成したものであり、図８（ｃ）に示す電圧シフト回路８ｂは、カレントミラー回路により定電流源ＣＳ１，ＣＳ２を構成したものである。逆流防止用ダイオードＤ１，Ｄ２を設けることで、入力電圧が正電源よりも高くなってしまった場合であっても、電流の逆流を防止することが可能になる。
【００７３】
図９（ａ）に示す電圧シフト回路８ｃは、図５（ａ）の電圧シフト回路８ａにおいて、ツェナーダイオードＺＤ１，ＺＤ２のアノードを、定電流源ＣＳ３，ＣＳ４を介してそれぞれ負電源端子１４に接続するように構成したものである。各定電流源ＣＳ１〜ＣＳ４の電流値ＩCS1〜ＩCS4は、互いに等しくされる。
【００７４】
図９（ｂ）の電圧シフト回路８ｃは、抵抗値の等しい抵抗Ｒ１〜Ｒ４により定電流源ＣＳ１〜ＣＳ４を構成したものであり、図９（ｃ）の電圧シフト回路８ｃは、カレントミラー回路により定電流源ＣＳ１〜ＣＳ４を構成したものである。図９（ｃ）の電圧シフト回路８ｃでは、Ｒ１＝Ｒ２＝Ｒ３、Ｒ５＝Ｒ６＝Ｒ７とし、トランジスタＱ１〜Ｑ３として同じ型式のＰＮＰトランジスタ、トランジスタＱ４〜Ｑ６として同じ型式のＮＰＮトランジスタを用いる。なお、例えば、定電流源ＣＳ１，ＣＳ２をカレントミラー回路で構成すると共に、定電流源ＣＳ３，ＣＳ４を抵抗で構成するなど、抵抗とカレントミラー回路を併用した回路構成も可能である。
【００７５】
図５の電圧シフト回路８ａでは、制御信号が入力されないときに高圧側入出力端子１２ａ，１２ｂが開放された状態となってしまうが、図９の電圧シフト回路８ｃでは、ツェナーダイオードＺＤ１，ＺＤ２のアノードが接地（あるいは負電源に接続）されているため、高圧側入出力端子１２ａ，１２ｂが開放された状態にならない。
【００７６】
図１０（ａ）に示す電圧シフト回路８ｄは、図９（ａ）の電圧シフト回路８ｃにおいて、ツェナーダイオードＺＤ１，ＺＤ２の代わりに、直列接続した複数個のダイオードＤ11〜Ｄ1n、Ｄ21〜Ｄ2nを設け、複数個のダイオードＤ11〜Ｄ1n、Ｄ21〜Ｄ2nによる順方向電圧降下により、電圧シフトを行うように構成したものである。図１０（ｂ）は、抵抗値の等しい抵抗Ｒ１〜Ｒ４により定電流源ＣＳ１〜ＣＳ４を構成したものである。なお、図示していないが、定電流源ＣＳ１〜ＣＳ４をカレントミラー回路で構成することも勿論可能である。
【００７７】
本実施の形態の作用を説明する。
【００７８】
本実施の形態に係るインターフェイス回路１では、入力コネクタ２から入力された制御信号を一定電圧昇圧して出力する電圧シフト回路８を備えている。
【００７９】
電圧シフト回路８を備えることにより、制御ケーブルでの電圧降下によりＤＣリターン電圧Ｖ2が上昇し、ＡＩＳＧデバイス１０へ入力された制御信号の電圧が、制御信号用トランシーバ７が受信可能な電圧範囲を下回る場合であっても、制御信号を制御信号用トランシーバ７が受信可能な電圧範囲内まで昇圧させて、正常に通信を行うことが可能になる。
【００８０】
例えば、制御信号用トランシーバ７の受信可能な電圧範囲が−７Ｖ〜＋１２Ｖであり、１０〜３０Ｖ電源を使用する場合には、ＤＣリターン電圧Ｖ2の上昇電圧Ｅｕが１０Ｖ以下であれば、シフト電圧Ｅｓを３Ｖ〜７Ｖに設定することにより、制御信号の正常な送受信が可能になる。
【００８１】
次に、本発明の他の実施の形態を説明する。
【００８２】
図１１に示すＡＩＳＧデバイス１１０は、インターフェイス回路１１１を搭載したものである。
【００８３】
インターフェイス回路１１１は、図１のインターフェイス回路１において、 電圧シフト回路８を、入力コネクタ２と出力コネクタ３間の制御信号伝送ライン５に設け、入力コネクタ２から入力された制御信号を一定電圧昇圧して出力コネクタ３に出力すると共に、出力コネクタ３から入力された制御信号を一定電圧降圧して入力コネクタ２に出力するように構成したものである。インターフェイス回路１１１においては、コネクタ２，３の３，５番のピン端子同士は、電気的に接続されない。
【００８４】
インターフェイス回路１１１によれば、出力コネクタ３にデイジーチェーン接続されるＡＩＳＧデバイスに、電圧シフト回路８で昇圧した制御信号を出力することができるので、後段に接続されるＡＩＳＧデバイスが、本発明のインターフェイス回路１，１１１を備えない一般のＡＩＳＧデバイスであっても、当該ＡＩＳＧデバイスで正常な通信を行うことが可能となる。
【００８５】
図１２に示すＡＩＳＧデバイス１２０は、図１のＡＩＳＧデバイス１０において、内部回路６を省略したものである。つまり、ＡＩＳＧデバイス１２０は、インターフェイス回路１を単独でデバイス化したものである。このＡＩＳＧデバイス１２０を一般のＡＩＳＧデバイスの前段に設けることにより、後段の一般のＡＩＳＧデバイスで正常な通信を行うことが可能となる。
【００８６】
図１３に示すＡＩＳＧデバイス１３０は、図１２のＡＩＳＧデバイス１２０において、同一筐体内に、３つの出力コネクタ１３１を備えた分配器（ＡＩＳＧ信号分配器）１３２を内蔵したものである。なお、ここでは分配器１３２を内蔵した場合を示しているが、これに限らず、同一筐体内にアレスタ等を設けることも可能である。
【００８７】
図１３（ａ）は、入力コネクタ２から入力された電源を電源回路（ＤＣ／ＤＣコンバータ）１３３で変換してから電圧シフト回路８に入力し、電圧シフト回路８の正電源として使用する場合を示しており、図１３（ｂ）は、入力コネクタ２から入力された電源をそのまま電圧シフト回路８に入力して、電圧シフト回路８の正電源として使用する場合を示している。
【００８８】
図１３（ｂ）のように入力コネクタ２から入力された電源をそのまま電圧シフト回路８に入力する場合は、図１４に示す電圧シフト回路８ｅのように、正電源として入力された電圧を一定電圧降下させる電圧降下手段１４１を備えたものを、電圧シフト回路８として用いるようにしてもよい。図１４（ａ）は、抵抗Ｒ１，Ｒ２と正電源端子１３間に、電圧降下手段１４１としての共通のツェナーダイオードＺＤ３を設けた場合を示しており、図１４（ｂ）は、抵抗Ｒ１，Ｒ２とツェナーダイオードＺＤ１，ＺＤ２間に、電圧降下手段１４１としてのツェナーダイオードＺＤ３，ＺＤ４を個別に設けた場合を示している。なお、電圧降下手段１４１は、ツェナーダイオードに限定されない。なお、図１４では、一例として、図５（ｂ）の電圧シフト回路８ａに電圧降下手段１４１を設けた場合を示しているが、これに限定されるものではない。
【００８９】
また、図１５に示す電圧シフト回路８ｆのように、正電源端子１３と負電源端子１４間に電圧制限素子としてのツェナーダイオードＺＤ３を設け、正電源端子１３と負電源端子１４間が一定の電圧となるように構成してもよい。抵抗Ｒ５は、ツェナーダイオードＺＤ３に流れる電流を抑制するためのものである。なお、図１５では、一例として、図８（ｃ）の電圧シフト回路８ｂにツェナーダイオードＺＤ３を設けた場合を示しているが、これに限定されるものではない。電圧シフト回路８ｆでは、ツェナーダイオードＺＤ３により正電源の電圧の変化に伴う定電流源の電流値の変化を少なくすることも可能であるため、正電源の電圧が安定しない場合にも好適に用いることができる。
【００９０】
図１６に示すインターフェイス回路１６１は、図１のインターフェイス回路１において、最低電圧検出回路（ＲＳ４８５信号最低電圧検出回路）１６２と、切替回路１６３と、をさらに備えたものである。なお、図１６では、図の簡略化のため、出力コネクタ３と、電源ライン４と、両コネクタ２，３間を接続する入出力コネクタ間接続線を省略している。
【００９１】
最低電圧検出回路１６２は、入力コネクタ２から入力された制御信号の最低電圧（つまりローレベル信号電圧ＶL）を検出し、その検出した最低電圧が、制御信号用トランシーバ７が受信可能な電圧範囲内にあるか判断する回路である。本実施の形態では、最低電圧検出回路１６２は、検出した最低電圧が、制御信号用トランシーバ７が受信可能な電圧範囲内にないと判断したとき、切替回路１６３に切替制御信号を出力するように構成される。
【００９２】
最低電圧検出回路１６２の具体的な回路構成の一例を図１７に示す。図１７の最低電圧検出回路１６２では、制御信号であるＲＳ４８５ＡとＲＳ４８５Ｂを入力する入力端子１７１，１７２に反転増幅回路１７３，１７４を接続して、制御信号を反転させ、その反転増幅回路１７３，１７４の出力を、ピークホールド回路１７５に入力して最大電圧を検出し、検出した最大電圧をコンパレータ１７６で基準電圧と比較して、基準電圧より大きい場合（つまり制御信号の最低電圧が所定値より小さい場合）に、切替制御信号としてハイレベル信号を出力端子１７７から出力するように構成されている。
【００９３】
反転増幅回路１７３は、入力端子１７１とオペアンプＯＰ１の反転入力端子とを抵抗Ｒ２１を介して電気的に接続すると共に、オペアンプＯＰ１の非反転入力端子を接地（ＤＣリターンに接続）し、かつ、オペアンプＯＰ１の反転入力端子と出力端子とを抵抗Ｒ２２を介して電気的に接続して構成される。反転増幅回路１７４も同様である。なお、反転増幅回路１７３，１７４の構成はこれに限定されるものではない。
【００９４】
ピークホールド回路１７５は、反転増幅回路１７３，１７４の出力（オペアンプＯＰ１，ＯＰ２の出力端子）にアノードがそれぞれ電気的に接続されたダイオードＤ１，Ｄ２と、一端がダイオードＤ１，Ｄ２のカソードに電気的に接続され、他端が接地（ＤＣリターンに接続）されたコンデンサＣ１と、一端がダイオードＤ１，Ｄ２のカソード（コンデンサＣ１の一端）に電気的に接続され、他端が接地（ＤＣリターンに接続）された抵抗Ｒ２５と、からなる。
【００９５】
このピークホールド回路１７５では、反転増幅回路１７３，１７４から出力される電圧がコンデンサＣ１に充電された電圧より高いときは、ダイオードＤ１，Ｄ２に電流が流れてコンデンサ１７７に充電がなされ、コンデンサＣ１の一端から常に最大電圧を出力できるようになっている。ピークホールド回路１７５の出力は、抵抗Ｒ２５を介して接地されており、コンデンサＣ１が自然に放電されるようになっている。
【００９６】
図１６に戻り、切替回路１６３は、最低電圧検出回路１６２が、制御信号の最低電圧が制御信号用トランシーバ７が受信可能な電圧範囲内にないと判断したとき（最低電圧検出回路１６２から切替制御信号が入力されたとき）、制御信号用トランシーバ７と入力コネクタ２間の制御信号伝送ライン５に電圧シフト回路８を挿入し、制御信号の最低電圧が制御信号用トランシーバ７が受信可能な電圧範囲内にあると判断したとき（最低電圧検出回路１６２から切替制御信号が入力されないとき）、制御信号用トランシーバ７と入力コネクタ２間の制御信号伝送ライン５に電圧シフト回路８を挿入しないように切り替えるものである。
【００９７】
本実施の形態では、電圧シフト回路８を設けた制御信号伝送ライン５とは別に電圧シフト回路８をバイパスするバイパス伝送ライン１６４を設け、制御信号伝送ライン５を電圧シフト回路８側に切り替えるか、あるいはバイパス伝送ライン１６４側に切り替えるかを、切替回路１６３で切替制御するように構成した。
【００９８】
なお、インターフェイス回路１６１では、制御信号の最低電圧が制御信号用トランシーバ７が受信可能な電圧範囲内にあるときには、電圧シフト回路８を使用しなくなる。よって、制御信号の最低電圧が制御信号用トランシーバ７が受信可能な電圧範囲内にあるときには、電圧シフト回路８の電源を遮断するように切替回路１６３を構成することが望ましい。
【００９９】
切替回路１６３は、図１６（ａ）に示すように、電圧シフト回路８の入力コネクタ２側、制御信号用トランシーバ７側の両方に設けてもよいし、図１６（ｂ）に示すように、制御信号用トランシーバ７側のみに設けてもよい。切替回路１６３を制御信号用トランシーバ７側のみに設ける場合、バイパス伝送ライン１６４の入力コネクタ２側の端部は、入力コネクタ２と電圧シフト回路８間の制御信号伝送ライン５に直接電気的に接続するとよい。
【０１００】
また、切替回路１６３を電圧シフト回路８内に組み込むことも可能である。図１８に示す電圧シフト回路８ｇは、図５（ｂ）の電圧シフト回路８ａにおいて、ツェナーダイオードＺＤ１，ＺＤ２をバイパスするか否かを切り替える短絡スイッチＳＷ１，ＳＷ２を切替回路１６３として設けたものである。短絡スイッチＳＷ１，ＳＷ２は、最低電圧検出回路１６２により制御される。
【０１０１】
インターフェイス回路１６１によれば、制御信号の電圧が制御信号用トランシーバ７が受信可能な電圧範囲にあるときは、電圧シフト回路８を経由せずに、制御信号を直接制御信号用トランシーバ７に入力することが可能になる。このとき、使用しない電圧シフト回路８の電源を遮断するように切替回路１６３を構成すれば、省電力化が可能である。
【０１０２】
図１９（ａ）に示すインターフェイス回路１９１は、入力コネクタ２と電圧シフト回路８間に、外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路１９２をさらに備えたものである。
【０１０３】
図１９（ｂ）に示すインターフェイス回路１９３は、図１９（ａ）のインターフェイス回路１９１において、サージ保護回路１９２と電圧シフト回路８間に、制御信号の同相雑音を除去する同相雑音除去フィルタ１９４をさらに備えたものである。
【０１０４】
なお、入力コネクタ２から入力された制御信号を電圧シフト回路８で昇圧して出力コネクタ３に出力するように構成する場合（図１１参照）には、図１９（ｃ）に示すインターフェイス回路１９５のように、同相雑音除去フィルタ１９４を、電圧シフト回路８と制御信号用トランシーバ７間に備えるようにしてもよい。また、出力コネクタ３側にもサージ保護回路１９６を備えるようにしてもよい。
【０１０５】
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
【符号の説明】
【０１０６】
１ ＡＩＳＧデバイス用インターフェイス回路（インターフェイス回路）
２ 入力コネクタ
３ 出力コネクタ
４ 電源ライン
５ 制御信号伝送ライン
６ 内部回路
７ 制御信号用トランシーバ
８ 電圧シフト回路
【特許請求の範囲】
【請求項１】
ＡＩＳＧ規格に準拠した入力コネクタおよび出力コネクタと、
前記入力コネクタから入力された制御信号を一定電圧昇圧して出力する電圧シフト回路と、
を備えたことを特徴とするＡＩＳＧデバイス用インターフェイス回路。
【請求項２】
制御信号の送受信を行う制御信号用トランシーバを備え、ＡＩＳＧ規格に準拠してアンテナの制御を行うＡＩＳＧデバイスに搭載され、
前記電圧シフト回路を、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに設け、
前記入力コネクタから入力された制御信号を一定電圧昇圧して前記制御信号用トランシーバに出力すると共に、
前記制御信号用トランシーバから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成した
請求項１記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項３】
前記電圧シフト回路が昇圧するシフト電圧は、
前記入力コネクタから入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内となるように設定される
請求項２記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項４】
前記入力コネクタには、前記ＡＩＳＧデバイスに制御信号を送信し、前記ＡＩＳＧデバイスを制御して前記アンテナの制御を行うと共に、前記ＡＩＳＧデバイスに電源信号を送信する制御装置が接続されており、
前記電圧シフト回路が降圧するシフト電圧は、
前記制御信号用トランシーバから入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、前記制御装置で受信可能となるように設定される
請求項２または３記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項５】
前記入力コネクタから入力された制御信号の最低電圧を検出し、その検出した最低電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内にあるか判断する最低電圧検出回路と、
該最低電圧検出回路が、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にないと判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入し、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にあると判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入しないように切り替える切替回路と、をさらに備えた
請求項２〜４いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項６】
前記電圧シフト回路は、ツェナーダイオードまたは直列接続した複数個のダイオードを備え、前記ツェナーダイオードによるツェナー電圧または前記複数個のダイオードによる順方向電圧降下により、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力するように構成される
請求項１〜５いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項７】
前記電圧シフト回路を、前記入力コネクタと前記出力コネクタ間の制御信号伝送ラインに設け、
前記入力コネクタから入力された制御信号を一定電圧昇圧して前記出力コネクタに出力すると共に、
前記出力コネクタから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成した
請求項１〜６いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項８】
外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路をさらに備えた
請求項１〜７いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項９】
制御信号の同相雑音を除去する同相雑音除去フィルタをさらに備えた
請求項１〜８いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項１０】
請求項１〜９いずれかに記載のＡＩＳＧデバイス用インターフェイス回路を搭載したことを特徴とするＡＩＳＧデバイス。
【請求項１】
ＡＩＳＧ規格に準拠した入力コネクタおよび出力コネクタと、
前記入力コネクタから入力された制御信号を一定電圧昇圧して出力する電圧シフト回路と、
を備えたことを特徴とするＡＩＳＧデバイス用インターフェイス回路。
【請求項２】
制御信号の送受信を行う制御信号用トランシーバを備え、ＡＩＳＧ規格に準拠してアンテナの制御を行うＡＩＳＧデバイスに搭載され、
前記電圧シフト回路を、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに設け、
前記入力コネクタから入力された制御信号を一定電圧昇圧して前記制御信号用トランシーバに出力すると共に、
前記制御信号用トランシーバから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成した
請求項１記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項３】
前記電圧シフト回路が昇圧するシフト電圧は、
前記入力コネクタから入力された制御信号を昇圧した際の、昇圧後の制御信号の電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内となるように設定される
請求項２記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項４】
前記入力コネクタには、前記ＡＩＳＧデバイスに制御信号を送信し、前記ＡＩＳＧデバイスを制御して前記アンテナの制御を行うと共に、前記ＡＩＳＧデバイスに電源信号を送信する制御装置が接続されており、
前記電圧シフト回路が降圧するシフト電圧は、
前記制御信号用トランシーバから入力された制御信号を降圧した際の、降圧後の制御信号の電圧が、前記制御装置で受信可能となるように設定される
請求項２または３記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項５】
前記入力コネクタから入力された制御信号の最低電圧を検出し、その検出した最低電圧が、前記制御信号用トランシーバが受信可能な電圧範囲内にあるか判断する最低電圧検出回路と、
該最低電圧検出回路が、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にないと判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入し、制御信号の最低電圧が前記制御信号用トランシーバが受信可能な電圧範囲内にあると判断したとき、前記制御信号用トランシーバと前記入力コネクタ間の制御信号伝送ラインに前記電圧シフト回路を挿入しないように切り替える切替回路と、をさらに備えた
請求項２〜４いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項６】
前記電圧シフト回路は、ツェナーダイオードまたは直列接続した複数個のダイオードを備え、前記ツェナーダイオードによるツェナー電圧または前記複数個のダイオードによる順方向電圧降下により、前記入力コネクタから入力された制御信号を一定電圧昇圧して出力するように構成される
請求項１〜５いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項７】
前記電圧シフト回路を、前記入力コネクタと前記出力コネクタ間の制御信号伝送ラインに設け、
前記入力コネクタから入力された制御信号を一定電圧昇圧して前記出力コネクタに出力すると共に、
前記出力コネクタから入力された制御信号を一定電圧降圧して前記入力コネクタに出力するように構成した
請求項１〜６いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項８】
外部で発生したサージ電圧から内部回路を保護するためのサージ保護回路をさらに備えた
請求項１〜７いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項９】
制御信号の同相雑音を除去する同相雑音除去フィルタをさらに備えた
請求項１〜８いずれかに記載のＡＩＳＧデバイス用インターフェイス回路。
【請求項１０】
請求項１〜９いずれかに記載のＡＩＳＧデバイス用インターフェイス回路を搭載したことを特徴とするＡＩＳＧデバイス。
【図５】
【図８】
【図９】
【図１０】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２２】
【図２３】
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図１１】
【図１２】
【図２０】
【図２１】
【図２４】
【図８】
【図９】
【図１０】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２２】
【図２３】
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図１１】
【図１２】
【図２０】
【図２１】
【図２４】
【公開番号】特開２０１３−５５５８６（Ｐ２０１３−５５５８６Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９３８０４（Ｐ２０１１−１９３８０４）
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]