ＥＳＤ保護デバイス
【課題】複数のＥＳＤ保護素子を備えたＥＳＤ保護デバイスにおいて、あるＥＳＤ保護素子を流れた静電気がグランドラインを介して他のＥＳＤ保護素子に流れることを抑制できるＥＳＤ保護素子を提供する。
【解決手段】絶縁体層２０，２２，２４，２６，２８が積層された本体１２内に、２組の入力端子１４ａ，１４ｃと出力端子１６ａ，１６ｃの間に接続された第１及び第２の信号ライン３０，３２と、第１及び第２のグランド電極４０，４２との間に、一定以上の電圧が加わると導通する第１及び第２のＥＳＤ保護素子部６０ａ，６０ｃが形成されている。第１及び第２のグランド電極４０，４２の間を接続するグランド電極間配線５８のインダクタンスは、グランド電極４０，４２とグランド端子１８ｓ，１８ｔとを接続する第１及び第２のグランド配線５０，５２のインダクタンスよりも大きい。
【解決手段】絶縁体層２０，２２，２４，２６，２８が積層された本体１２内に、２組の入力端子１４ａ，１４ｃと出力端子１６ａ，１６ｃの間に接続された第１及び第２の信号ライン３０，３２と、第１及び第２のグランド電極４０，４２との間に、一定以上の電圧が加わると導通する第１及び第２のＥＳＤ保護素子部６０ａ，６０ｃが形成されている。第１及び第２のグランド電極４０，４２の間を接続するグランド電極間配線５８のインダクタンスは、グランド電極４０，４２とグランド端子１８ｓ，１８ｔとを接続する第１及び第２のグランド配線５０，５２のインダクタンスよりも大きい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＥＳＤ保護デバイスに関し、詳しくは、複数個のＥＳＤ保護素子を備えたＥＳＤ保護デバイスに関する。
【背景技術】
【０００２】
ＥＳＤ（Electro-Static Discharge；静電気放電）とは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがＥＳＤ保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
【０００３】
ＥＳＤ保護デバイスは、例えば回路の信号線路とグランド（接地）との間に配置する。ＥＳＤ保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。一方、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ＥＳＤ保護デバイスの放電電極間で放電が発生し、静電気をグランド側に導くことができる。これにより、ＥＳＤデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
【０００４】
ＥＳＤ保護デバイスについて、複数のＥＳＤ保護素子を備える構成が提案されている。
【０００５】
図６の外観図と図７の組立斜視図は、このようなＥＳＤ保護デバイスの一例を示す。図６に示すように、このＥＳＤ保護デバイス１１９は、本体１２３の一対の側面に、３組の入出力端子１２４，１２５と、２組のグランド端子１２６，１２７とが交互に配置されている。図７に示すように、本体は複数の絶縁体層１０４，１０８，１１４，１２０が積層された積層体であり、本体の内部において、各組の入出力端子１２４，１２５間をそれぞれ接続する内部導体パターン（信号ライン）１２１と、グランド端子１２６，１２７に接続された共通グランド電極（グランドライン）１０３とが、絶縁体層１０４，１２０を介して対向することにより、ＥＳＤ保護素子が形成されている（例えば、特許文献１参照）。
【０００６】
図８の外観図と図９の分解斜視図は、ＥＳＤ保護デバイスの他の例を示す。図８に示すように、このＥＳＤ保護デバイスは、本体２１０Ｂの一対の側面にグランド端子２２１が配置され、他の一対の側面には４組の入出力端子２２２，２２３が配置されている。図９に示すように、絶縁体層２０１，２０２，２０３，２０８，２０９が積層された本体の内部において、各組の入出力端子２２２，２２３同士を接続する内部電極膜（信号ライン）２１２と、グランド端子２２１同士を接続する内部電極膜（グランドライン）２１１とが、絶縁体層２０３に形成された空洞２１３を介して対向することにより、ＥＳＤ保護素子が形成されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２０４３１４号公報
【特許文献２】特開２００４−２１４００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
いずれのＥＳＤ保護デバイスも、共通のグランドラインに複数のＥＳＤ保護素子が接続された構成となっている。そのため、あるＥＳＤ保護素子を流れて共通のグランドラインに達した静電気が、共通のグランドラインを介して他のＥＳＤ保護素子を流れ、他の信号ラインに静電気が伝搬し、他の信号ラインにノイズを加えるなどの影響を及ぼすことがある。
【０００９】
本発明は、かかる実情に鑑み、複数のＥＳＤ保護素子を備えたＥＳＤ保護デバイスにおいて、あるＥＳＤ保護素子を流れた静電気がグランドラインを介して他のＥＳＤ保護素子に流れることを抑制できるＥＳＤ保護素子を提供しようとするものである。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するために、以下のように構成したＥＳＤ保護デバイスを提供する。
【００１１】
ＥＳＤ保護デバイスは、（ａ）互いに隣接する第１、第２の絶縁体層を含む複数の絶縁体層が積層された本体と、（ｂ）前記本体の表面に形成されている第１、第２のグランド端子と、（ｃ）前記本体の表面に形成されている第１の入力端子及び第１の出力端子と、（ｄ）前記本体の表面に形成されている第２の入力端子及び第２の出力端子と、（ｅ）前記第１の入力端子と前記第１の出力端子とを接続する第１の信号ラインと、前記第２の入力端子と前記第２の出力端子とを接続する第２の信号ラインとを含み、前記第１、第２の絶縁体層間に配置される第１の信号側電極層と、（ｆ）前記第１のグランド端子に第１のグランド配線を介して接続される第１のグランド電極と、前記第２のグランド端子に第２のグランド配線を介して接続される第２のグランド電極と、前記第１のグランド電極と前記第２のグランド電極とを接続する第１のグランド電極間配線とを含み、前記第２の絶縁体層の主面のうち前記第１の絶縁体層とは反対側の主面に配置される第１のグランド電極層と、（ｇ）前記第１の信号ラインと前記第１のグランド電極との間に形成され、一定以上の電圧が加わると導通する第１のＥＳＤ保護素子部と、（ｈ）前記第２の信号ラインと前記第２のグランド電極との間に形成され、一定以上の電圧が加わると導通する第２のＥＳＤ保護素子部とを備える。前記第１のグランド電極間配線のインダクタンスが、前記第１のグランド配線のインダクタンスと前記第２のグランド配線のインダクタンスのいずれよりも大きい。
【００１２】
上記構成において、第１及び第２のグランド配線と、第１及び第２のグランド電極と、第１のグランド電極間配線とによって、第１のＥＳＤ保護素子部と第２のＥＳＤ保護素子部に対して共通のグランドラインが形成される。第１、第２のグランド配線の全部又は一部が、第２の絶縁体層の主面のうち第１の絶縁体層とは反対側の主面以外に形成されてもよい。
【００１３】
上記構成において、ある信号ライン、例えば第１の信号ラインに印加された静電気が、第１のＥＳＤ保護素子部を流れ、第１のグランド電極に達したとき、静電気の低周波側の成分は、第１のグランド電極からグランドラインの両側に流れる。すなわち、第１のグランド電極から、第１のグランド配線を経てグランド端子の一方に流れ、かつ、第１のグランド電極間配線、第２のグランド電極、第２のグランド配線を経て、グランド端子の他方に流れる。低周波におけるグランドラインの誘導性のインピーダンスは低周波における第２のＥＳＤ保護素子の容量性のインピーダンスより低い。静電気の低周波側の成分が、第１のグランド電極から、第１のグランド電極間配線を経て第２のグランド電極を流れても、第２のＥＳＤ保護素子部には流れない。
【００１４】
一方、静電気の高周波側の成分は、インダクタンスが相対的に大きい第１のグランド電極間配線には流れにくく、インダクタンスが相対的に小さい第１のグランド配線には流れやすいため、第１のグランド電極から、主にグランドラインの片側、すなわち第１のグランド配線を流れ、第１のグランド電極間配線を経て第２のグランド電極には、ほとんど流れない。また、第１のグランド電極間配線を流れるときに、第１のグランド電極間配線のインダクタンスにより電圧が低下する。そのため、静電気の高周波側の成分は、第２のＥＳＤ保護素子部には流れない。
【００１５】
したがって、第１のＥＳＤ保護素子部を流れた静電気が、グランドラインを介して第２のＥＳＤ保護素子部を流れることを抑制できる。同様に、第２のＥＳＤ保護素子部を流れた静電気が、グランドラインを介して第１のＥＳＤ保護素子部を流れることを抑制できる。
【００１６】
好ましい一態様において、（ｉ）前記第２の絶縁体層の前記第１の絶縁体層とは反対側に順に積層され、前記第２の絶縁体層と互いに隣接する第３、第４の絶縁体層と、（ｊ）前記本体の表面に形成されている第３の入力端子及び第３の出力端子と、（ｋ）前記第３の入力端子と前記第３の出力端子とを接続する第３の信号ラインを含み、前記第４の絶縁体層の主面のうち前記第３の絶縁体層とは反対側の主面に形成された第２の信号側電極層と、（ｌ）前記第１のグランド端子に第３のグランド配線を介して接続され、前記第２のグランド端子に第４のグランド配線を介して接続される第３のグランド電極を含み、前記第３、第４の絶縁体層間に配置される第２のグランド電極層と、（ｍ）前記第３の信号ラインと前記第３のグランド電極との間に形成され、一定以上の電圧が加わると導通する第３のＥＳＤ保護素子部とを、さらに備える。
【００１７】
この場合、第３のグランド電極と、第３及び第４のグランド配線とにより形成されるグランドラインに、第３のＥＳＤ保護素子部が接続される。第３のＥＳＤ保護素子部が接続されるグランドラインは、第１及び第２のＥＳＤ保護素子部が接続されるグランドラインとは、それぞれ別個にグランド端子に接続され、接地されるため、第３のＥＳＤ保護素子部を流れた静電気が第１又は第２のＥＳＤ保護素子部に流れたり、第１又は第２のＥＳＤ保護素子部を流れた静電気が第３のＥＳＤ保護素子部を流れたりすることを抑制できる。
【００１８】
第１の入力端子及び第１の出力端子と第２の入力端子及び第２の出力端子との間に第３の入力端子及び第３の出力端子が配置されるため、積層方向から透視すると、第１及び第２の信号ラインの間に第３の信号ラインが配置される。また、第１及び第２の信号ラインと第３の信号ラインとの間に、グランドラインが配置される。これにより、本体の内部において信号ライン同士をできるだけ離し、グランドラインで分断して寄生容量の発生を抑え、信号ライン間の独立性を高めることができる。
【００１９】
好ましい他の態様において、（ｉ）前記第２の絶縁体層の前記第１の絶縁体層とは反対側に順に積層され、前記第２の絶縁体層と互いに隣接する第３、第４、第５の絶縁体層と、（ｊ）前記本体の表面に形成されている第３の入力端子及び第３の出力端子と、（ｋ）前記本体の表面に形成されている第４の入力端子及び第４の出力端子と、（ｌ）前記第３の前記入力端子と前記第３の出力端子とを接続する第３の信号ラインと、前記第４の入力端子と前記第４の出力端子とを接続する第４の信号ラインとを含み、前記第４、第５の絶縁体層間に配置される第２の信号側電極層と、（ｍ）前記第１のグランド端子に第３のグランド配線を介して接続される第３のグランド電極と、前記第２のグランド端子に第４のグランド配線を介して接続される第４のグランド電極と、前記第３のグランド電極と前記第４のグランド電極とを接続する第２のグランド電極間配線とを含み、前記第３、第４の絶縁体層間に配置される第２のグランド電極層と、（ｎ）前記第３の信号ラインと前記第３のグランド電極との間に形成され、一定以上の電圧が加わると導通する第３のＥＳＤ保護素子部と、（ｏ）前記第４の信号ラインと前記第４のグランド電極との間に形成され、一定以上の電圧が加わると導通する第４のＥＳＤ保護素子部とを、さらに備える。前記第２のグランド電極間配線のインダクタンスが、前記第３のグランド配線のインダクタンスと前記第４のグランド配線のインダクタンスのいずれよりも大きい。
【００２０】
この場合、第３及び第４のグランド配線と、第３及び第４のグランド電極と、第２のグランド電極間配線とによって形成されるグランドラインに、第３及び第４のＥＳＤ保護素子部が接続される。第３及び第４のＥＳＤ保護素子部が接続されるグランドラインは、第１及び第２のＥＳＤ保護素子部が接続されるグランドラインとは、それぞれ別個にグランド端子に接続され、接地される。そのため、第１又は第２のＥＳＤ保護素子部を流れた静電気が第３又は第４のＥＳＤ保護素子部を流れたり、第３又は第４のＥＳＤ保護素子部を流れた静電気が第１又は第２のＥＳＤ保護素子部を流れたりすることを抑制できる。
【００２１】
第１及び第２の信号ラインと第３及び第４の信号ラインとの間にグランドラインが配置される。これによって、第１及び第２の信号ラインと第３及び第４の信号ラインとをグランドラインで分断して寄生容量の発生を抑え、第１及び第２の信号ラインと第３及び第４の信号ラインとの間の独立性を高めることができる。
【００２２】
好ましくは、前記第１のグランド電極間配線の幅は、前記第１、第２のグランド配線の幅のいずれよりも小さい。
【００２３】
この場合、第１のグランド電極間配線のインダクタンスを、第１及び第２のグランド配線のインダクタンスのいずれよりも大きくすることが、容易である。
【００２４】
好ましくは、前記第２のグランド電極間配線の幅は、前記第３、第４のグランド配線の幅のいずれよりも小さい。
【００２５】
この場合、第２のグランド電極間配線のインダクタンスを、第３及び第４のグランド配線のインダクタンスのいずれよりも大きくすることが、容易である。
【００２６】
好ましくは、前記第１の信号ラインのインダクタンスと前記第１のＥＳＤ保護素子部のキャパシタンス、または前記第２の信号ラインのインダクタンスと前記第２のＥＳＤ保護素子部のキャパシタンスにより、低域通過フィルタを形成する。
【００２７】
この場合、第１又は第２の信号ラインを流れる信号帯域の周波数を通過させ信号帯域より高い周波数帯域の信号を減衰させることができる。
【００２８】
好ましくは、前記絶縁体層が磁性フェライトで構成されている。
【００２９】
この場合、信号ラインのインダクタンスを大きくし低い周波数の信号帯域に対応することができる。
【００３０】
好ましくは、前記第１のＥＳＤ保護素子部は、前記第１の信号ラインと前記第１のグランド電極とが連通するように前記第１の絶縁体層に形成された第１の空洞内に配置された、無機材料でコーティングされた金属粒子及び半導体粒子を含む。前記第２のＥＳＤ保護素子部は、前記第２の信号ラインと前記第２のグランド電極とが連通するように前記第１の絶縁体層に形成された第２の空洞内に配置された、無機材料でコーティングされた金属粒子及び半導体粒子を含む。
【００３１】
この場合、ショートの防止や、放電開始電圧等のＥＳＤ特性の調整が容易である。
【００３２】
具体的な一態様において、前記絶縁体層が矩形板形状を有する。前記本体が直方体形状を有する。前記第１、第２のグランド端子が形成されている前記本体の表面が、前記絶縁体層の互いに対向する一対の辺に沿って形成された前記本体の一対の側面である。前記第１、第２の入力端子及び前記第１、第２の出力端子が形成されている前記本体の表面が、前記絶縁体層の互いに対向する他の一対の辺に沿って形成された前記本体の他の一対の側面である。前記第１、第２のグランド電極間配線の幅と前記第１〜第４のグランド配線の幅とは、前記絶縁体層の互いに対向する前記一対の辺に平行な方向の寸法である。
【発明の効果】
【００３３】
本発明によれば、複数のＥＳＤ保護素子を備えたＥＳＤ保護デバイスにおいて、あるＥＳＤ保護素子を流れた静電気が、グランドラインを介して他のＥＳＤ保護素子に流れることを抑制できる。
【図面の簡単な説明】
【００３４】
【図１】ＥＳＤ保護デバイスの（ａ）組立斜視図、（ｂ）分解斜視図である。（実施例１）
【図２】ＥＳＤ保護デバイスの（ａ）断面図、（ｂ）拡大断面図である。（実施例１）
【図３】ＥＳＤ保護デバイスの電気回路図である。（実施例１）
【図４】ＥＳＤ保護デバイスの等価回路図である。（実施例１）
【図５】ＥＳＤ保護デバイスの（ａ）断面図、（ｂ）等価回路図である。（実施例２）
【図６】ＥＳＤ保護デバイスの外観図である。（従来例１）
【図７】ＥＳＤ保護デバイスの本体の分解斜視図である。（従来例１）
【図８】ＥＳＤ保護デバイスの外観図である。（従来例２）
【図９】ＥＳＤ保護デバイスの本体の分解斜視図である。（従来例２）
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態について、図１〜図５を参照しながら説明する。
【００３６】
＜実施例１＞ 実施例１のＥＳＤ保護デバイス１０について、図１〜図４を参照しながら説明する。
【００３７】
図１（ａ）は、ＥＳＤ保護デバイス１０の組立斜視図である。図１（ｂ）は、ＥＳＤ保護デバイス１０の本体１２の分解斜視図である。図１（ａ）及び（ｂ）において、導電性を有する部分には斜線を付している。図２（ａ）は、図１（ａ）の線Ｘ−Ｘに沿って切断した断面図である。図２（ｂ）は、図２（ａ）の拡大断面図である。
【００３８】
図１及び図２に示すように、ＥＳＤ保護デバイス１０は、絶縁性を有する矩形の複数の絶縁体層２０，２２，２４，２６，２８が積層された本体１２の外面に、互いに対向する３組の入力端子１４ａ〜１４ｃ及び出力端子１６ａ〜１６ｃと、第１と第２のグランド端子１８ｓ，１８ｔとが形成されている。ＥＳＤ保護デバイス１０は、３つの信号線路に対応可能なアレイタイプの３チャンネルのＥＳＤ保護デバイスである。
【００３９】
本体１２の各絶縁体層２０，２２，２４，２６，２８は、１層又は積層された２層以上のセラミックグリーンシートが焼成されたフェライト等の磁性体セラミック層である。入力端子１４ａ〜１４ｃ及び出力端子１６ａ〜１６ｃとグランド端子１８ｓ，１８ｔは、Ａｇ等を主成分とする導電性ペーストを焼成することによって形成され、導電性を有する。
【００４０】
グランド端子１８ｓ，１８ｔは、絶縁体層２０，２２，２４，２６，２８の互いに対向する一対の短辺２０ｓ，２０ｔ；２２ｓ，２２ｔ；２４ｓ，２４ｔ；２６ｓ，２６ｔ；２８ｓ，２８ｔに沿って形成された本体１２の一対の側面（端面）１２ｓ，１２ｔ及びその近傍の側面１２ｐ，１２ｑ、上面１２ａ及び下面１２ｂを覆うように形成されている。
【００４１】
入力端子１４ａ〜１４ｃは、絶縁体層２０，２２，２４，２６，２８の互いに対向する一対の長辺２０ｐ，２０ｑ；２２ｐ，２２ｑ；２４ｐ，２４ｑ；２６ｐ，２６ｑ；２８ｐ、２８ｑの一方２０ｐ，２２ｐ，２４ｐ，２６ｐ，２８ｐに沿って形成された本体１２の他の一対の側面１２ｐ，１２ｑの一方１２ｐ及びその近傍の上面１２ａ及び下面１２ｂに、断面コ字状に形成されている。出力端子１６ａ〜１６ｃは、絶縁体層２０，２２，２４，２６，２８の互いに対向する一対の長辺２０ｐ，２０ｑ；２２ｐ，２２ｑ；２４ｐ，２４ｑ；２６ｐ，２６ｑ；２８ｐ、２８ｑの他方２０ｑ，２２ｑ，２４ｑ，２６ｑ，２８ｑに沿って形成された本体１２の他の一対の側面１２ｐ，１２ｑの他方１２ｑ及びその近傍の上面１２ａ及び下面１２ｂに、断面コ字状に形成されている。
【００４２】
図１（ｂ）に示すように、本体１２の互いに隣接する絶縁体層２６と絶縁体層２８との間には、第１の入力端子１４ａと第２の出力端子１６ａとを接続する第１の信号ライン３０と、第２の入力端子１４ｃと第２の出力端子１６ｃとを接続する第２の信号ライン３２が、絶縁体層２８の短辺２８ｓ，２８ｔと平行に形成されている。
【００４３】
本体１２の互いに隣接する絶縁体層２４と絶縁体層２６との間には、（ａ）第１の信号ライン３０と対向する第１のグランド電極４０と、（ｂ）第２の信号ライン３２と対向する第２のグランド電極４２と、（ｃ）第１のグランド端子１８ｓと第１のグランド電極４０とを接続する第１のグランド配線５０と、（ｄ）第２のグランド端子１８ｔと第２のグランド電極４２とを接続する第２のグランド配線５２と、（ｅ）第１のグランド電極４０と第２のグランド電極４２とを接続する第１のグランド電極間配線５８とが形成されている。グランド配線５０，５２とグランド電極間配線５８は、絶縁体層２６の長辺２６ｐ，２６ｑと平行に形成され、グランド電極４０，４２とともにグランドラインを形成する。
【００４４】
本体１２の互いに隣接する絶縁体層２０と絶縁体層２２との間には、第３の入力端子１４ｂと第３の出力端子１６ｂとを接続する第３の信号ライン３４が、絶縁体層２２の短辺２２ｓ，２２ｔと平行に形成されている。
【００４５】
本体１２の互いに隣接する絶縁体層２２と絶縁体層２４との間には、（ａ）第３の信号ライン３４と対向する第３のグランド電極４４と、（ｂ）第１のグランド端子１８ｓと第３のグランド電極４４とを接続する第３のグランド配線５４ａと、（ｄ）第２のグランド端子１８ｔと第３のグランド電極４４とを接続する第４のグランド配線５４ｂとが形成されている。グランド配線５４ａ，５４ｂは、絶縁体層２４の長辺２４ｐ，２４ｑと平行に形成され、グランド電極４４とともにグランドラインを形成する。
【００４６】
信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８は、Ａｇ等を主成分とする導電性ペーストを焼成することによって形成され、導電性を有する。
【００４７】
図２に示すように、第１の信号ライン３０と第１のグランド電極４０との間には、第１のＥＳＤ保護素子部６０ａが形成されている。第２の信号ライン３２と第２のグランド電極４２との間には、第２のＥＳＤ保護素子部６０ｂが形成されている。第３の信号ライン３４と第３のグランド電極４４との間には、第３のＥＳＤ保護素子部６０ｃが形成されている。
【００４８】
絶縁体層２０，２２，２４，２６，２８が積層された積層方向（図２において上下方向）から透視すると、第１及び第２の信号ライン３０，３２の間に第３の信号ライン３４が配置され、各信号ライン３０，３２，３４とグランド電極４０，４２，４４とが重なっている部分に、第１乃至第３のＥＳＤ保護素子部６０ａ，６０ｂ，６０ｃが形成されている。第１乃至第３のＥＳＤ保護素子部６０ａ，６０ｂ，６０ｃは、積層方向から透視したときに、少なくとも、それぞれの中心部分が互いに重ならないように配置されている。第１乃至第３のＥＳＤ保護素子部６０ａ，６０ｂ，６０ｃは、積層方向から透視したときに、互いに離れ、重なり合う部分がないように配置することが好ましい。
【００４９】
ＥＳＤ保護素子部６０ａ〜６０ｃは、互いに対向する信号ライン３０，３２，３４とグランド電極４０，４２，４４とが連通するように絶縁体層２６，２２に形成された空洞２６ｘ，２６ｙ，２２ｘ内に、図２（ｂ）に示すように、Ｃｕ等の金属粒子６４の表面がアルミナ等の無機材料６６でコーティングされたコーティング粒子６２と、ＳｉＣ等の半導体材料の粒子（半導体粒子）６８とが分散して配置されている。分散している粒子６２，６８の間には、空隙６９が形成されている。コーティング粒子６２と半導体粒子６８とを分散させることによって、ショートの防止や、放電開始電圧等のＥＳＤ特性の調整が容易である。
【００５０】
ＥＳＤ保護素子は、ＥＳＤ保護素子部６０ａ〜６０ｃと、ＥＳＤ保護素子部６０ａ〜６０ｃを介して対向する信号ライン３０，３２，３４及びグランド電極４０，４２，４４とで構成される。ＥＳＤ保護素子部６０ａ〜６０ｃは、ＥＳＤ保護素子部６０ａ〜６０ｃを介して対向する信号ライン３０，３２，３４とグランド電極４０，４２，４４との間、すなわち放電電極の間に一定以上の電圧が加わると、導通する。
【００５１】
図３の電気回路に示すように、信号ライン３０，３２，３４は、それぞれ、所定の大きさのインダクタンスＬ１〜Ｌ３を有し、信号ライン３０，３２，３４のインダクタンスＬ１〜Ｌ３と、ＥＳＤ保護素子Ｅ１〜Ｅ３の容量（Ｃ）とにより、低域通過フィルタ（ＬＣフィルタ）を構成している。この低域通過フィルタは、入力端子１４ａ〜１４ｃから信号ライン３０，３２，３４を流れる信号帯域の周波数を通過させ信号帯域より高い周波数帯域の信号を減衰させることができる。
【００５２】
なお、図３において、インダクタンスＬ１〜Ｌ３は信号ライン３０，３２，３４の入力端子１４ａ〜１４ｃ側に図示されている。実際のＥＳＤ保護デバイスにおいては信号ライン３０，３２，３４の出力端子１６ａ〜１６ｂ側もインダクタンスを有しており、ＥＳＤ保護デバイス１０は入力端子と出力端子とを入れ替えることができ、ＥＳＤ保護デバイス１０の方向性をなくすことができる。
【００５３】
第１のグランド電極間配線５８は、第１のグランド電極４０と第２のグランド電極４２との間の誘導性結合部（Ｌ性結合電極）となっている。すなわち、第１のグランド電極間配線５８のインダクタンスＬ０は、第１のグランド配線５０のインダクタンスと第２のグランド配線５２のインダクタンスのいずれよりも大きくなるように形成されている。例えば、第１のグランド電極間配線５８の線幅（図１（ｂ）において、絶縁体層２６の短辺２６ｓ，２６ｔに平行な方向の寸法）を、第１及び第２のグランド配線５０，５２の線幅（図１（ｂ）において、絶縁体層２６の短辺２６ｓ，２６ｔに平行な方向の寸法）よりも細くして、Ｌ性を付与してもよいし、ミアンダ線路やスパイラル線路として構成することにより、所定値のＬ性を付与してもよい。
【００５４】
第１のグランド電極間配線５８のインダクタンスＬ０が、第１のグランド配線５０のインダクタンスと第２のグランド配線５２のインダクタンスのいずれよりも大きいため、第１又は第２の信号ライン３０，３２の一方に入った静電気が、ＥＳＤ保護素子Ｅ１，Ｅ２の一方を流れても、グランドラインからＥＳＤ保護素子Ｅ１，Ｅ２の他方に流れ、第１又は第２の信号ライン３０，３２の他方に静電気が伝搬することを抑制できる。
【００５５】
例えば、静電気が第１の信号ライン３０から第１のＥＳＤ保護素子部６０ａを流れたとき、第１のグランド電極４０に達した静電気成分のうち低周波側の成分は、第１のグランド配線５０から一方のグランド端子１８ｓに流れ、かつ、第１のグランド電極間配線５８、第２のグランド電極４２、第２のグランド配線５２を経て、他方のグランド端子１８ｔに流れる。低周波におけるグランドラインの誘導性インピーダンスは低周波における第２のＥＳＤ保護素子の容量性インピーダンスより低い。静電気の低周波側の成分は、第２のグランド電極４２を流れても、第２のＥＳＤ保護素子部６０ｂには流れない。静電気の低周波側の成分は、グランドラインの両側を通り、短時間でグランド端子１８ｓ，１８ｔからアースに逃がすことができる。
【００５６】
一方、第１のグランド電極４０に達した静電気のうち高周波側の成分は、インダクタンスが相対的に大きい第１のグランド電極間配線５８には流れにくく、インダクタンスが相対的に小さい第１のグランド配線５０には流れやすい。そのため、第１のグランド電極間配線５８から第２のグランド電極４２に流れ込む静電気の高周波側の成分は少ない。また、第１のグランド電極間配線５８を流れるときに、第１のグランド電極間配線５８のインダクタンスにより電圧が低下する。そのため、静電気の高周波側の成分は、第２のＥＳＤ保護素子部６０ｂを流れない。
【００５７】
したがって、第１又は第２の信号ライン３０，３２の一方に入った静電気が、ＥＳＤ保護素子Ｅ１，Ｅ２の一方を流れても、グランドラインから、ＥＳＤ保護素子Ｅ１，Ｅ２の他方に流れ、第１又は第２の信号ライン３０，３２の他方に静電気が伝搬することを抑制できる。これにより、第１又は第２の信号ライン３０，３２の一方に入った静電気が放電されても、第１又は第２の信号ライン３０，３２の他方にノイズを加えるなどの影響を及ぼさないようにすることができる。
【００５８】
第３の信号ライン３４から第３のＥＳＤ保護素子部６０ｃを流れ、第３のグランド電極４４に達した静電気は、第３及び第４のグランド配線５４ａ，５４ｂからグランド端子１８ｓ，１８ｔに流れる。
【００５９】
第１及び第２のＥＳＤ保護素子Ｅ１，Ｅ２のグランドラインと、第３のＥＳＤ保護素子Ｅ３のグランドラインとは、それぞれ別々にグランド端子１８ｓ，１８ｔに接続され、接地される。そのため、第１又は第２のＥＳＤ保護素子Ｅ１，Ｅ２を流れた静電気が第３のＥＳＤ保護素子Ｅ３を流れたり、第３のＥＳＤ保護素子Ｅ３を流れた静電気が第１又は第２のＥＳＤ保護素子Ｅ１，Ｅ２を流れたりすることを抑制できる。
【００６０】
つまり、図４のＥＳＤ保護デバイス１０の等価回路図において矢印８０，８２，８４，８６で示すように、各ＥＳＤ保護素子Ｅ１〜Ｅ３を流れた静電気の大部分は、直ちにアースに逃がすことができる。
【００６１】
積層方向から透視すると、第１及び第２の信号ライン３０，３２の間に第３の信号ライン３４が配置される。また、第１及び第２信号ライン３０，３２と第３の信号ライン３４との間にグランドラインが配置される。これにより、本体１２の内部において信号ライン３０，３２，３４同士をできるだけ離し、グランドラインで分断して寄生容量の発生を抑え、信号ライン３０，３２，３４間の独立性を高めることができる。
【００６２】
したがって、各ＥＳＤ保護素子Ｅ１〜Ｅ３の独立性が高まり、クロストークが少なく、ＥＳＤ保護性能に優れた３チャンネルのＥＳＤ保護デバイス（アレイ）を実現できる。
【００６３】
次に、ＥＳＤ保護デバイス１０の作製方法について説明する。
【００６４】
（１）材料の準備
まず、本体１２の絶縁体層２０，２２，２４，２６，２８になるセラミックグリーンシートを準備する。
【００６５】
セラミック材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、８００℃〜１０００℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを得る。
【００６６】
また、信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８を形成するための電極ペーストを準備する。平均粒径約１．５μｍのＣｕ粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。
【００６７】
また、ＥＳＤ保護素子部６０ａ〜６０ｃを形成するための混合ペーストを準備する。混合ペーストは、固形成分と空隙形成用材料とを含む。混合ペーストは、平均粒径約３μｍのアルミナコートＣｕ粒と、平均粒径約１μｍの炭化ケイ素（ＳｉＣ）と、空隙形成用材料であるアクリルビーズを所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。Ｃｕ粒及びＳｉＣとアクリル樹脂ビーズは、体積比率で１：１とする。混合ペースト中の樹脂と溶剤の比率は、４０ｗｔ％とする。アルミナコートＣｕ粒とＳｉＣは固形成分であり、焼成後も絶縁性を保つ。アクリルビーズは、焼成中に消失する空隙形成用材料である。
【００６８】
（２）スクリーン印刷による混合ペースト、電極ペーストの塗布
ＥＳＤ保護素子部６０ａ〜６０ｃを形成するため、絶縁体層２２，２６になるセラミックグリーンシートに、レーザや金型を用いて空洞２２ｘ，２６ｘ，２６ｙを形成した後、スクリーン印刷により、空洞２２ｘ，２６ｘ，２６ｙに混合ペーストを充填する。
【００６９】
また、信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８が接する絶縁体層２０の下面２０ｂと、絶縁体層２４の上面２４ａ及び下面２４ｂと、絶縁体層２８の上面２８ａとになるセラミックグリーンシート上に、電極ペーストをスクリーン印刷にて塗布して、信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８になる部分を形成する。信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８に接する他方の絶縁体層２２の上面２２ａ及び下面２２ｂと、絶縁体層２６の上面２６ａ及び下面２６ｂになるセラミックグリーンシート上に、電極ペーストをスクリーン印刷にて塗布して、電極ペーストが、空洞２２ｘ，２６ｘ，２６ｙに充填された混合ペーストに重なるようにしても構わない。
【００７０】
（３）積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
【００７１】
（４）カット、端面電極塗布
ＬＣフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。その後、外面に電極ペーストを塗布し、外部端子、すなわち、入力端子１４ａ〜１４ｃと出力端子１６ａ〜１６ｃとグランド端子１８ｓ，１８ｔを形成する。
【００７２】
（５）焼成
次いで、通常のセラミック多層基板と同様に、Ｎ２雰囲気中で焼成する。酸化しない電極材料（Ａｇなど）の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂、溶剤及びアクリルビーズが消失する。これにより、Ａｌ２Ｏ３コートＣｕのコーティング粒子６２と、ＳｉＣの半導体粒子６８と、空隙６９とが分散したＥＳＤ保護素子部６０ａ〜６０ｃが形成される。
【００７３】
（６）めっき
ＬＣフィルタのようなチップタイプの電子部品と同様に、外部端子上に電解Ｎｉ−Ｓｎメッキを行う。
【００７４】
以上により、断面が図２のように構成されたＥＳＤ保護デバイス１０が完成する。
【００７５】
なお、ＥＳＤ保護素子部６０ａ〜６０ｃの半導体粒子６８の半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が特に好ましい。これらの半導体材料は、適宜、単独又は２種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやＢＡＳ材等の抵抗材料と混合して使用してもよい。
【００７６】
ＥＳＤ保護素子部６０ａ〜６０ｃのコーティング粒子６２の金属粒子６４の金属材料は、特に上記の材料に限定されるものではない。Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗ、Ｍｏや、これらの合金、これらの組合せでもよい。
【００７７】
空隙形成用材料としてはアクリルビーズ以外に、ＰＥＴ、ポリプロピレン、エチレンセルロースなどからなるビーズや、これらの組合せでもよい。
【００７８】
＜実施例２＞ 実施例２のＥＳＤ保護デバイス１０ｋについて、図５を参照しながら説明する。
【００７９】
実施例２のＥＳＤ保護デバイス１０ｋは、実施例１のＥＳＤ保護デバイス１０と略同様に構成され、実施例１と同様の方法で製造することができる。以下では、実施例１と同じ構成部分には同じ符号を用い、実施例１との相違点を中心に説明する。
【００８０】
図５（ａ）は、実施例２のＥＳＤ保護デバイス１０ｋの断面図である。図５（ｂ）は、実施例２のＥＳＤ保護デバイス１０ｋの等価回路図である。
【００８１】
実施例２のＥＳＤ保護デバイス１０ｋは、４つの信号ラインに対応可能なアレイタイプの４チャンネルのＥＳＤ保護デバイスである。すなわち、実施例１と同様に本体１２ｋの外面に形成された第１〜第３の入力端子及び出力端子に加え、第４の入力端子及び出力端子が、第１〜第３の入力端子及び出力端子と同様に、互いに対向するように形成されている。
【００８２】
図５（ａ）に示すように、実施例１と同じく、本体１２ｋの互いに隣接する絶縁体層２６と絶縁体層２８との間には、第１の信号ライン３２と第２の信号ライン３４が形成されている。本体１２ｋの第２組の互いに隣接する絶縁体層２４と絶縁体層２６との間には、第１のグランド電極４０と、第２のグランド電極４２と、第１のグランド配線５０と、第２のグランド配線５２と、第１のグランド電極間配線５８とが形成されている。
【００８３】
実施例１と異なり、本体１２ｋの互いに隣接する絶縁体層２０と絶縁体層２２ｋとの間には、第３の入力端子と出力端子とを接続する第３の信号ライン３４に加え、第４の入力端子と出力端子とを接続する第４の信号ライン３６が形成されている。
【００８４】
また、実施例１と異なり、本体１２ｋの互いに隣接する絶縁体層２２ｋと絶縁体層２４との間には、（ａ）第３の信号ライン３４と対向する第３のグランド電極４４と、（ｂ）第４の信号ライン３６と対向する第４のグランド電極４６と、（ｃ）第１のグランド端子１８ｓと第３のグランド電極４４とを接続する第３のグランド配線５４と、（ｄ）第２のグランド端子１８ｔと第４のグランド電極４６とを接続する第４のグランド配線５６と、（ｅ）第３のグランド電極４４と第４のグランド電極４６とを接続する第４のグランド電極間配線５９とが形成されている。
【００８５】
互いに対向する信号ライン３０，３２，３４，３６とグランド電極４０，４２，４４，４６との間に、実施例１と同様に、ＥＳＤ保護素子部６０ａ〜６０ｄが形成され、ＥＳＤ保護素子部６０ａ〜６０ｄとＥＳＤ保護素子部６０ａ〜６０ｄを介して互いに対向する信号ライン３０，３２，３４，３６及びグランド電極４０，４２，４４，４６とによってＥＳＤ保護素子が形成される。
【００８６】
第１及び第２の入力端子及び出力端子と、第３及び第４の入力端子及び出力端子とは、交互に配置されており、積層方向から透視すると、第１及び第２のＥＳＤ保護素子部６０ａ，６０ｂと第３及び第４のＥＳＤ保護素子部６０ｃ，６０ｄとは、それぞれの中心部が重ならないように、交互に配置されている。第１乃至第４のＥＳＤ保護素子部６０ａ〜６０ｄは、積層方向から透視したときに、互いに離れており、重なる部分がないように配置されることが好ましい。
【００８７】
図５（ｂ）に示すように、実施例１と同じく、第１のグランド電極間配線５８のインダクタンスＬ０１は、第１のグランド配線５０のインダクタンスと第２のグランド配線５２のインダクタンスのいずれよりも大きい。また、実施例１と同様に、第２のグランド電極間配線５９のインダクタンスＬ０２は、第３のグランド配線５４のインダクタンスと第４のグランド配線５６のインダクタンスのいずれよりも大きい。
【００８８】
また、第１及び第２のＥＳＤ保護素子Ｅ１，Ｅ２がグランド端子１８ｓ，１８ｔに接続されるグランドラインと、第３及び第４のＥＳＤ保護素子Ｅ３，Ｅ４がグランド端子１８ｓ，１８ｔに接続されるグランドラインとは、それぞれ別々にグランド端子１８ｓ，１８ｔに接続され、接地される。
【００８９】
そのため、ＥＳＤ保護素子Ｅ１〜Ｅ４を流れた静電気の高周波側の大部分の成分は、矢印９０，９２，９４，９４で示すように、インダクタンスＬ０１，Ｌ０２が相対的に大きいグランド電極間配線５８，５９に流れることなく、第１乃至第４のグランド配線５０，５２，５４，５６からグランド端子１８ｓ，１８ｔを経て、アースに逃がすことができる。そのため、あるＥＳＤ保護素子Ｅ１〜Ｅ４を流れた静電気の高周波側の成分は、他のＥＳＤ保護素子Ｅ１〜Ｅ４には流れない
一方、ＥＳＤ保護素子Ｅ１〜Ｅ４を流れた静電気の低周波側の成分は、グランド電極間配線５８，５９にも流れるため、グランドラインの両側から短時間でアースに逃がすことができる。このとき、あるＥＳＤ保護素子Ｅ１〜Ｅ４を流れた静電気の低周波側の成分は、共通のグランドラインを流れても、他のＥＳＤ保護素子Ｅ１〜Ｅ４には流れない。
【００９０】
積層方向から透視すると、第１及び第２の信号ライン３０，３２の間に第３及び第４の信号ライン３４，３６が配置されている。また、第１及び第２信号ライン３０，３２と第３及び第４の信号ライン３４，３６との間にグランドラインが配置されている。これにより、本体１２の内部において信号ライン３０，３２，３４，３６同士をできるだけ離し、グランドラインで分断して寄生容量の発生を抑え、信号ライン３０，３２，３４，３６間の独立性を高めることができる。
【００９１】
したがって、各ＥＳＤ保護素子Ｅ１〜Ｅ４の独立性が高まり、クロストークが少なく、ＥＳＤ保護性能に優れた４チャンネルのＥＳＤ保護デバイス（アレイ）を実現できる。
【００９２】
＜まとめ＞ 以上に説明したように、複数のＥＳＤ保護素子を備えたＥＳＤ保護デバイス１０，１０ｋは、ある信号ラインに入り、ＥＳＤ保護素子を流れた静電気が、グランドラインを介して他のＥＳＤ保護素子に流れ、他の信号ラインに回り込むことを抑制でき、ＥＳＤ保護素子の独立性を高めることができる。
【００９３】
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
【符号の説明】
【００９４】
１０，１０ｋ ＥＳＤ保護デバイス
１２，１２ｋ 本体
１２ａ 上面
１２ｂ 下面
１２ｐ，１２ｑ 側面
１２ｓ，１２ｔ 側面（端面）
１４ａ〜１４ｃ 入力端子
１６ａ〜１６ｃ 出力端子
１８ｓ，１８ｔ グランド端子
２０ 絶縁体層
２２，２２ｋ 絶縁体層
２２ｘ 空洞
２４ 絶縁体層
２６ 絶縁体層
２６ｘ，２６ｙ 空洞
２８ 絶縁体層
３０，３２，３４，３６ 信号ライン
４０，４２，４４，４６ グランド電極
５０，５２，５４，５４ａ，５４ｂ，５６ グランド配線
５８，５９ グランド電極間配線
６０ａ〜６０ｃ ＥＳＤ保護素子部
６２ コーティング粒子
６４ 金属粒子
６６ 無機材料
６８ 半導体粒子
６９ 空隙
【技術分野】
【０００１】
本発明はＥＳＤ保護デバイスに関し、詳しくは、複数個のＥＳＤ保護素子を備えたＥＳＤ保護デバイスに関する。
【背景技術】
【０００２】
ＥＳＤ（Electro-Static Discharge；静電気放電）とは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがＥＳＤ保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
【０００３】
ＥＳＤ保護デバイスは、例えば回路の信号線路とグランド（接地）との間に配置する。ＥＳＤ保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。一方、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ＥＳＤ保護デバイスの放電電極間で放電が発生し、静電気をグランド側に導くことができる。これにより、ＥＳＤデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
【０００４】
ＥＳＤ保護デバイスについて、複数のＥＳＤ保護素子を備える構成が提案されている。
【０００５】
図６の外観図と図７の組立斜視図は、このようなＥＳＤ保護デバイスの一例を示す。図６に示すように、このＥＳＤ保護デバイス１１９は、本体１２３の一対の側面に、３組の入出力端子１２４，１２５と、２組のグランド端子１２６，１２７とが交互に配置されている。図７に示すように、本体は複数の絶縁体層１０４，１０８，１１４，１２０が積層された積層体であり、本体の内部において、各組の入出力端子１２４，１２５間をそれぞれ接続する内部導体パターン（信号ライン）１２１と、グランド端子１２６，１２７に接続された共通グランド電極（グランドライン）１０３とが、絶縁体層１０４，１２０を介して対向することにより、ＥＳＤ保護素子が形成されている（例えば、特許文献１参照）。
【０００６】
図８の外観図と図９の分解斜視図は、ＥＳＤ保護デバイスの他の例を示す。図８に示すように、このＥＳＤ保護デバイスは、本体２１０Ｂの一対の側面にグランド端子２２１が配置され、他の一対の側面には４組の入出力端子２２２，２２３が配置されている。図９に示すように、絶縁体層２０１，２０２，２０３，２０８，２０９が積層された本体の内部において、各組の入出力端子２２２，２２３同士を接続する内部電極膜（信号ライン）２１２と、グランド端子２２１同士を接続する内部電極膜（グランドライン）２１１とが、絶縁体層２０３に形成された空洞２１３を介して対向することにより、ＥＳＤ保護素子が形成されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２０４３１４号公報
【特許文献２】特開２００４−２１４００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
いずれのＥＳＤ保護デバイスも、共通のグランドラインに複数のＥＳＤ保護素子が接続された構成となっている。そのため、あるＥＳＤ保護素子を流れて共通のグランドラインに達した静電気が、共通のグランドラインを介して他のＥＳＤ保護素子を流れ、他の信号ラインに静電気が伝搬し、他の信号ラインにノイズを加えるなどの影響を及ぼすことがある。
【０００９】
本発明は、かかる実情に鑑み、複数のＥＳＤ保護素子を備えたＥＳＤ保護デバイスにおいて、あるＥＳＤ保護素子を流れた静電気がグランドラインを介して他のＥＳＤ保護素子に流れることを抑制できるＥＳＤ保護素子を提供しようとするものである。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するために、以下のように構成したＥＳＤ保護デバイスを提供する。
【００１１】
ＥＳＤ保護デバイスは、（ａ）互いに隣接する第１、第２の絶縁体層を含む複数の絶縁体層が積層された本体と、（ｂ）前記本体の表面に形成されている第１、第２のグランド端子と、（ｃ）前記本体の表面に形成されている第１の入力端子及び第１の出力端子と、（ｄ）前記本体の表面に形成されている第２の入力端子及び第２の出力端子と、（ｅ）前記第１の入力端子と前記第１の出力端子とを接続する第１の信号ラインと、前記第２の入力端子と前記第２の出力端子とを接続する第２の信号ラインとを含み、前記第１、第２の絶縁体層間に配置される第１の信号側電極層と、（ｆ）前記第１のグランド端子に第１のグランド配線を介して接続される第１のグランド電極と、前記第２のグランド端子に第２のグランド配線を介して接続される第２のグランド電極と、前記第１のグランド電極と前記第２のグランド電極とを接続する第１のグランド電極間配線とを含み、前記第２の絶縁体層の主面のうち前記第１の絶縁体層とは反対側の主面に配置される第１のグランド電極層と、（ｇ）前記第１の信号ラインと前記第１のグランド電極との間に形成され、一定以上の電圧が加わると導通する第１のＥＳＤ保護素子部と、（ｈ）前記第２の信号ラインと前記第２のグランド電極との間に形成され、一定以上の電圧が加わると導通する第２のＥＳＤ保護素子部とを備える。前記第１のグランド電極間配線のインダクタンスが、前記第１のグランド配線のインダクタンスと前記第２のグランド配線のインダクタンスのいずれよりも大きい。
【００１２】
上記構成において、第１及び第２のグランド配線と、第１及び第２のグランド電極と、第１のグランド電極間配線とによって、第１のＥＳＤ保護素子部と第２のＥＳＤ保護素子部に対して共通のグランドラインが形成される。第１、第２のグランド配線の全部又は一部が、第２の絶縁体層の主面のうち第１の絶縁体層とは反対側の主面以外に形成されてもよい。
【００１３】
上記構成において、ある信号ライン、例えば第１の信号ラインに印加された静電気が、第１のＥＳＤ保護素子部を流れ、第１のグランド電極に達したとき、静電気の低周波側の成分は、第１のグランド電極からグランドラインの両側に流れる。すなわち、第１のグランド電極から、第１のグランド配線を経てグランド端子の一方に流れ、かつ、第１のグランド電極間配線、第２のグランド電極、第２のグランド配線を経て、グランド端子の他方に流れる。低周波におけるグランドラインの誘導性のインピーダンスは低周波における第２のＥＳＤ保護素子の容量性のインピーダンスより低い。静電気の低周波側の成分が、第１のグランド電極から、第１のグランド電極間配線を経て第２のグランド電極を流れても、第２のＥＳＤ保護素子部には流れない。
【００１４】
一方、静電気の高周波側の成分は、インダクタンスが相対的に大きい第１のグランド電極間配線には流れにくく、インダクタンスが相対的に小さい第１のグランド配線には流れやすいため、第１のグランド電極から、主にグランドラインの片側、すなわち第１のグランド配線を流れ、第１のグランド電極間配線を経て第２のグランド電極には、ほとんど流れない。また、第１のグランド電極間配線を流れるときに、第１のグランド電極間配線のインダクタンスにより電圧が低下する。そのため、静電気の高周波側の成分は、第２のＥＳＤ保護素子部には流れない。
【００１５】
したがって、第１のＥＳＤ保護素子部を流れた静電気が、グランドラインを介して第２のＥＳＤ保護素子部を流れることを抑制できる。同様に、第２のＥＳＤ保護素子部を流れた静電気が、グランドラインを介して第１のＥＳＤ保護素子部を流れることを抑制できる。
【００１６】
好ましい一態様において、（ｉ）前記第２の絶縁体層の前記第１の絶縁体層とは反対側に順に積層され、前記第２の絶縁体層と互いに隣接する第３、第４の絶縁体層と、（ｊ）前記本体の表面に形成されている第３の入力端子及び第３の出力端子と、（ｋ）前記第３の入力端子と前記第３の出力端子とを接続する第３の信号ラインを含み、前記第４の絶縁体層の主面のうち前記第３の絶縁体層とは反対側の主面に形成された第２の信号側電極層と、（ｌ）前記第１のグランド端子に第３のグランド配線を介して接続され、前記第２のグランド端子に第４のグランド配線を介して接続される第３のグランド電極を含み、前記第３、第４の絶縁体層間に配置される第２のグランド電極層と、（ｍ）前記第３の信号ラインと前記第３のグランド電極との間に形成され、一定以上の電圧が加わると導通する第３のＥＳＤ保護素子部とを、さらに備える。
【００１７】
この場合、第３のグランド電極と、第３及び第４のグランド配線とにより形成されるグランドラインに、第３のＥＳＤ保護素子部が接続される。第３のＥＳＤ保護素子部が接続されるグランドラインは、第１及び第２のＥＳＤ保護素子部が接続されるグランドラインとは、それぞれ別個にグランド端子に接続され、接地されるため、第３のＥＳＤ保護素子部を流れた静電気が第１又は第２のＥＳＤ保護素子部に流れたり、第１又は第２のＥＳＤ保護素子部を流れた静電気が第３のＥＳＤ保護素子部を流れたりすることを抑制できる。
【００１８】
第１の入力端子及び第１の出力端子と第２の入力端子及び第２の出力端子との間に第３の入力端子及び第３の出力端子が配置されるため、積層方向から透視すると、第１及び第２の信号ラインの間に第３の信号ラインが配置される。また、第１及び第２の信号ラインと第３の信号ラインとの間に、グランドラインが配置される。これにより、本体の内部において信号ライン同士をできるだけ離し、グランドラインで分断して寄生容量の発生を抑え、信号ライン間の独立性を高めることができる。
【００１９】
好ましい他の態様において、（ｉ）前記第２の絶縁体層の前記第１の絶縁体層とは反対側に順に積層され、前記第２の絶縁体層と互いに隣接する第３、第４、第５の絶縁体層と、（ｊ）前記本体の表面に形成されている第３の入力端子及び第３の出力端子と、（ｋ）前記本体の表面に形成されている第４の入力端子及び第４の出力端子と、（ｌ）前記第３の前記入力端子と前記第３の出力端子とを接続する第３の信号ラインと、前記第４の入力端子と前記第４の出力端子とを接続する第４の信号ラインとを含み、前記第４、第５の絶縁体層間に配置される第２の信号側電極層と、（ｍ）前記第１のグランド端子に第３のグランド配線を介して接続される第３のグランド電極と、前記第２のグランド端子に第４のグランド配線を介して接続される第４のグランド電極と、前記第３のグランド電極と前記第４のグランド電極とを接続する第２のグランド電極間配線とを含み、前記第３、第４の絶縁体層間に配置される第２のグランド電極層と、（ｎ）前記第３の信号ラインと前記第３のグランド電極との間に形成され、一定以上の電圧が加わると導通する第３のＥＳＤ保護素子部と、（ｏ）前記第４の信号ラインと前記第４のグランド電極との間に形成され、一定以上の電圧が加わると導通する第４のＥＳＤ保護素子部とを、さらに備える。前記第２のグランド電極間配線のインダクタンスが、前記第３のグランド配線のインダクタンスと前記第４のグランド配線のインダクタンスのいずれよりも大きい。
【００２０】
この場合、第３及び第４のグランド配線と、第３及び第４のグランド電極と、第２のグランド電極間配線とによって形成されるグランドラインに、第３及び第４のＥＳＤ保護素子部が接続される。第３及び第４のＥＳＤ保護素子部が接続されるグランドラインは、第１及び第２のＥＳＤ保護素子部が接続されるグランドラインとは、それぞれ別個にグランド端子に接続され、接地される。そのため、第１又は第２のＥＳＤ保護素子部を流れた静電気が第３又は第４のＥＳＤ保護素子部を流れたり、第３又は第４のＥＳＤ保護素子部を流れた静電気が第１又は第２のＥＳＤ保護素子部を流れたりすることを抑制できる。
【００２１】
第１及び第２の信号ラインと第３及び第４の信号ラインとの間にグランドラインが配置される。これによって、第１及び第２の信号ラインと第３及び第４の信号ラインとをグランドラインで分断して寄生容量の発生を抑え、第１及び第２の信号ラインと第３及び第４の信号ラインとの間の独立性を高めることができる。
【００２２】
好ましくは、前記第１のグランド電極間配線の幅は、前記第１、第２のグランド配線の幅のいずれよりも小さい。
【００２３】
この場合、第１のグランド電極間配線のインダクタンスを、第１及び第２のグランド配線のインダクタンスのいずれよりも大きくすることが、容易である。
【００２４】
好ましくは、前記第２のグランド電極間配線の幅は、前記第３、第４のグランド配線の幅のいずれよりも小さい。
【００２５】
この場合、第２のグランド電極間配線のインダクタンスを、第３及び第４のグランド配線のインダクタンスのいずれよりも大きくすることが、容易である。
【００２６】
好ましくは、前記第１の信号ラインのインダクタンスと前記第１のＥＳＤ保護素子部のキャパシタンス、または前記第２の信号ラインのインダクタンスと前記第２のＥＳＤ保護素子部のキャパシタンスにより、低域通過フィルタを形成する。
【００２７】
この場合、第１又は第２の信号ラインを流れる信号帯域の周波数を通過させ信号帯域より高い周波数帯域の信号を減衰させることができる。
【００２８】
好ましくは、前記絶縁体層が磁性フェライトで構成されている。
【００２９】
この場合、信号ラインのインダクタンスを大きくし低い周波数の信号帯域に対応することができる。
【００３０】
好ましくは、前記第１のＥＳＤ保護素子部は、前記第１の信号ラインと前記第１のグランド電極とが連通するように前記第１の絶縁体層に形成された第１の空洞内に配置された、無機材料でコーティングされた金属粒子及び半導体粒子を含む。前記第２のＥＳＤ保護素子部は、前記第２の信号ラインと前記第２のグランド電極とが連通するように前記第１の絶縁体層に形成された第２の空洞内に配置された、無機材料でコーティングされた金属粒子及び半導体粒子を含む。
【００３１】
この場合、ショートの防止や、放電開始電圧等のＥＳＤ特性の調整が容易である。
【００３２】
具体的な一態様において、前記絶縁体層が矩形板形状を有する。前記本体が直方体形状を有する。前記第１、第２のグランド端子が形成されている前記本体の表面が、前記絶縁体層の互いに対向する一対の辺に沿って形成された前記本体の一対の側面である。前記第１、第２の入力端子及び前記第１、第２の出力端子が形成されている前記本体の表面が、前記絶縁体層の互いに対向する他の一対の辺に沿って形成された前記本体の他の一対の側面である。前記第１、第２のグランド電極間配線の幅と前記第１〜第４のグランド配線の幅とは、前記絶縁体層の互いに対向する前記一対の辺に平行な方向の寸法である。
【発明の効果】
【００３３】
本発明によれば、複数のＥＳＤ保護素子を備えたＥＳＤ保護デバイスにおいて、あるＥＳＤ保護素子を流れた静電気が、グランドラインを介して他のＥＳＤ保護素子に流れることを抑制できる。
【図面の簡単な説明】
【００３４】
【図１】ＥＳＤ保護デバイスの（ａ）組立斜視図、（ｂ）分解斜視図である。（実施例１）
【図２】ＥＳＤ保護デバイスの（ａ）断面図、（ｂ）拡大断面図である。（実施例１）
【図３】ＥＳＤ保護デバイスの電気回路図である。（実施例１）
【図４】ＥＳＤ保護デバイスの等価回路図である。（実施例１）
【図５】ＥＳＤ保護デバイスの（ａ）断面図、（ｂ）等価回路図である。（実施例２）
【図６】ＥＳＤ保護デバイスの外観図である。（従来例１）
【図７】ＥＳＤ保護デバイスの本体の分解斜視図である。（従来例１）
【図８】ＥＳＤ保護デバイスの外観図である。（従来例２）
【図９】ＥＳＤ保護デバイスの本体の分解斜視図である。（従来例２）
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態について、図１〜図５を参照しながら説明する。
【００３６】
＜実施例１＞ 実施例１のＥＳＤ保護デバイス１０について、図１〜図４を参照しながら説明する。
【００３７】
図１（ａ）は、ＥＳＤ保護デバイス１０の組立斜視図である。図１（ｂ）は、ＥＳＤ保護デバイス１０の本体１２の分解斜視図である。図１（ａ）及び（ｂ）において、導電性を有する部分には斜線を付している。図２（ａ）は、図１（ａ）の線Ｘ−Ｘに沿って切断した断面図である。図２（ｂ）は、図２（ａ）の拡大断面図である。
【００３８】
図１及び図２に示すように、ＥＳＤ保護デバイス１０は、絶縁性を有する矩形の複数の絶縁体層２０，２２，２４，２６，２８が積層された本体１２の外面に、互いに対向する３組の入力端子１４ａ〜１４ｃ及び出力端子１６ａ〜１６ｃと、第１と第２のグランド端子１８ｓ，１８ｔとが形成されている。ＥＳＤ保護デバイス１０は、３つの信号線路に対応可能なアレイタイプの３チャンネルのＥＳＤ保護デバイスである。
【００３９】
本体１２の各絶縁体層２０，２２，２４，２６，２８は、１層又は積層された２層以上のセラミックグリーンシートが焼成されたフェライト等の磁性体セラミック層である。入力端子１４ａ〜１４ｃ及び出力端子１６ａ〜１６ｃとグランド端子１８ｓ，１８ｔは、Ａｇ等を主成分とする導電性ペーストを焼成することによって形成され、導電性を有する。
【００４０】
グランド端子１８ｓ，１８ｔは、絶縁体層２０，２２，２４，２６，２８の互いに対向する一対の短辺２０ｓ，２０ｔ；２２ｓ，２２ｔ；２４ｓ，２４ｔ；２６ｓ，２６ｔ；２８ｓ，２８ｔに沿って形成された本体１２の一対の側面（端面）１２ｓ，１２ｔ及びその近傍の側面１２ｐ，１２ｑ、上面１２ａ及び下面１２ｂを覆うように形成されている。
【００４１】
入力端子１４ａ〜１４ｃは、絶縁体層２０，２２，２４，２６，２８の互いに対向する一対の長辺２０ｐ，２０ｑ；２２ｐ，２２ｑ；２４ｐ，２４ｑ；２６ｐ，２６ｑ；２８ｐ、２８ｑの一方２０ｐ，２２ｐ，２４ｐ，２６ｐ，２８ｐに沿って形成された本体１２の他の一対の側面１２ｐ，１２ｑの一方１２ｐ及びその近傍の上面１２ａ及び下面１２ｂに、断面コ字状に形成されている。出力端子１６ａ〜１６ｃは、絶縁体層２０，２２，２４，２６，２８の互いに対向する一対の長辺２０ｐ，２０ｑ；２２ｐ，２２ｑ；２４ｐ，２４ｑ；２６ｐ，２６ｑ；２８ｐ、２８ｑの他方２０ｑ，２２ｑ，２４ｑ，２６ｑ，２８ｑに沿って形成された本体１２の他の一対の側面１２ｐ，１２ｑの他方１２ｑ及びその近傍の上面１２ａ及び下面１２ｂに、断面コ字状に形成されている。
【００４２】
図１（ｂ）に示すように、本体１２の互いに隣接する絶縁体層２６と絶縁体層２８との間には、第１の入力端子１４ａと第２の出力端子１６ａとを接続する第１の信号ライン３０と、第２の入力端子１４ｃと第２の出力端子１６ｃとを接続する第２の信号ライン３２が、絶縁体層２８の短辺２８ｓ，２８ｔと平行に形成されている。
【００４３】
本体１２の互いに隣接する絶縁体層２４と絶縁体層２６との間には、（ａ）第１の信号ライン３０と対向する第１のグランド電極４０と、（ｂ）第２の信号ライン３２と対向する第２のグランド電極４２と、（ｃ）第１のグランド端子１８ｓと第１のグランド電極４０とを接続する第１のグランド配線５０と、（ｄ）第２のグランド端子１８ｔと第２のグランド電極４２とを接続する第２のグランド配線５２と、（ｅ）第１のグランド電極４０と第２のグランド電極４２とを接続する第１のグランド電極間配線５８とが形成されている。グランド配線５０，５２とグランド電極間配線５８は、絶縁体層２６の長辺２６ｐ，２６ｑと平行に形成され、グランド電極４０，４２とともにグランドラインを形成する。
【００４４】
本体１２の互いに隣接する絶縁体層２０と絶縁体層２２との間には、第３の入力端子１４ｂと第３の出力端子１６ｂとを接続する第３の信号ライン３４が、絶縁体層２２の短辺２２ｓ，２２ｔと平行に形成されている。
【００４５】
本体１２の互いに隣接する絶縁体層２２と絶縁体層２４との間には、（ａ）第３の信号ライン３４と対向する第３のグランド電極４４と、（ｂ）第１のグランド端子１８ｓと第３のグランド電極４４とを接続する第３のグランド配線５４ａと、（ｄ）第２のグランド端子１８ｔと第３のグランド電極４４とを接続する第４のグランド配線５４ｂとが形成されている。グランド配線５４ａ，５４ｂは、絶縁体層２４の長辺２４ｐ，２４ｑと平行に形成され、グランド電極４４とともにグランドラインを形成する。
【００４６】
信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８は、Ａｇ等を主成分とする導電性ペーストを焼成することによって形成され、導電性を有する。
【００４７】
図２に示すように、第１の信号ライン３０と第１のグランド電極４０との間には、第１のＥＳＤ保護素子部６０ａが形成されている。第２の信号ライン３２と第２のグランド電極４２との間には、第２のＥＳＤ保護素子部６０ｂが形成されている。第３の信号ライン３４と第３のグランド電極４４との間には、第３のＥＳＤ保護素子部６０ｃが形成されている。
【００４８】
絶縁体層２０，２２，２４，２６，２８が積層された積層方向（図２において上下方向）から透視すると、第１及び第２の信号ライン３０，３２の間に第３の信号ライン３４が配置され、各信号ライン３０，３２，３４とグランド電極４０，４２，４４とが重なっている部分に、第１乃至第３のＥＳＤ保護素子部６０ａ，６０ｂ，６０ｃが形成されている。第１乃至第３のＥＳＤ保護素子部６０ａ，６０ｂ，６０ｃは、積層方向から透視したときに、少なくとも、それぞれの中心部分が互いに重ならないように配置されている。第１乃至第３のＥＳＤ保護素子部６０ａ，６０ｂ，６０ｃは、積層方向から透視したときに、互いに離れ、重なり合う部分がないように配置することが好ましい。
【００４９】
ＥＳＤ保護素子部６０ａ〜６０ｃは、互いに対向する信号ライン３０，３２，３４とグランド電極４０，４２，４４とが連通するように絶縁体層２６，２２に形成された空洞２６ｘ，２６ｙ，２２ｘ内に、図２（ｂ）に示すように、Ｃｕ等の金属粒子６４の表面がアルミナ等の無機材料６６でコーティングされたコーティング粒子６２と、ＳｉＣ等の半導体材料の粒子（半導体粒子）６８とが分散して配置されている。分散している粒子６２，６８の間には、空隙６９が形成されている。コーティング粒子６２と半導体粒子６８とを分散させることによって、ショートの防止や、放電開始電圧等のＥＳＤ特性の調整が容易である。
【００５０】
ＥＳＤ保護素子は、ＥＳＤ保護素子部６０ａ〜６０ｃと、ＥＳＤ保護素子部６０ａ〜６０ｃを介して対向する信号ライン３０，３２，３４及びグランド電極４０，４２，４４とで構成される。ＥＳＤ保護素子部６０ａ〜６０ｃは、ＥＳＤ保護素子部６０ａ〜６０ｃを介して対向する信号ライン３０，３２，３４とグランド電極４０，４２，４４との間、すなわち放電電極の間に一定以上の電圧が加わると、導通する。
【００５１】
図３の電気回路に示すように、信号ライン３０，３２，３４は、それぞれ、所定の大きさのインダクタンスＬ１〜Ｌ３を有し、信号ライン３０，３２，３４のインダクタンスＬ１〜Ｌ３と、ＥＳＤ保護素子Ｅ１〜Ｅ３の容量（Ｃ）とにより、低域通過フィルタ（ＬＣフィルタ）を構成している。この低域通過フィルタは、入力端子１４ａ〜１４ｃから信号ライン３０，３２，３４を流れる信号帯域の周波数を通過させ信号帯域より高い周波数帯域の信号を減衰させることができる。
【００５２】
なお、図３において、インダクタンスＬ１〜Ｌ３は信号ライン３０，３２，３４の入力端子１４ａ〜１４ｃ側に図示されている。実際のＥＳＤ保護デバイスにおいては信号ライン３０，３２，３４の出力端子１６ａ〜１６ｂ側もインダクタンスを有しており、ＥＳＤ保護デバイス１０は入力端子と出力端子とを入れ替えることができ、ＥＳＤ保護デバイス１０の方向性をなくすことができる。
【００５３】
第１のグランド電極間配線５８は、第１のグランド電極４０と第２のグランド電極４２との間の誘導性結合部（Ｌ性結合電極）となっている。すなわち、第１のグランド電極間配線５８のインダクタンスＬ０は、第１のグランド配線５０のインダクタンスと第２のグランド配線５２のインダクタンスのいずれよりも大きくなるように形成されている。例えば、第１のグランド電極間配線５８の線幅（図１（ｂ）において、絶縁体層２６の短辺２６ｓ，２６ｔに平行な方向の寸法）を、第１及び第２のグランド配線５０，５２の線幅（図１（ｂ）において、絶縁体層２６の短辺２６ｓ，２６ｔに平行な方向の寸法）よりも細くして、Ｌ性を付与してもよいし、ミアンダ線路やスパイラル線路として構成することにより、所定値のＬ性を付与してもよい。
【００５４】
第１のグランド電極間配線５８のインダクタンスＬ０が、第１のグランド配線５０のインダクタンスと第２のグランド配線５２のインダクタンスのいずれよりも大きいため、第１又は第２の信号ライン３０，３２の一方に入った静電気が、ＥＳＤ保護素子Ｅ１，Ｅ２の一方を流れても、グランドラインからＥＳＤ保護素子Ｅ１，Ｅ２の他方に流れ、第１又は第２の信号ライン３０，３２の他方に静電気が伝搬することを抑制できる。
【００５５】
例えば、静電気が第１の信号ライン３０から第１のＥＳＤ保護素子部６０ａを流れたとき、第１のグランド電極４０に達した静電気成分のうち低周波側の成分は、第１のグランド配線５０から一方のグランド端子１８ｓに流れ、かつ、第１のグランド電極間配線５８、第２のグランド電極４２、第２のグランド配線５２を経て、他方のグランド端子１８ｔに流れる。低周波におけるグランドラインの誘導性インピーダンスは低周波における第２のＥＳＤ保護素子の容量性インピーダンスより低い。静電気の低周波側の成分は、第２のグランド電極４２を流れても、第２のＥＳＤ保護素子部６０ｂには流れない。静電気の低周波側の成分は、グランドラインの両側を通り、短時間でグランド端子１８ｓ，１８ｔからアースに逃がすことができる。
【００５６】
一方、第１のグランド電極４０に達した静電気のうち高周波側の成分は、インダクタンスが相対的に大きい第１のグランド電極間配線５８には流れにくく、インダクタンスが相対的に小さい第１のグランド配線５０には流れやすい。そのため、第１のグランド電極間配線５８から第２のグランド電極４２に流れ込む静電気の高周波側の成分は少ない。また、第１のグランド電極間配線５８を流れるときに、第１のグランド電極間配線５８のインダクタンスにより電圧が低下する。そのため、静電気の高周波側の成分は、第２のＥＳＤ保護素子部６０ｂを流れない。
【００５７】
したがって、第１又は第２の信号ライン３０，３２の一方に入った静電気が、ＥＳＤ保護素子Ｅ１，Ｅ２の一方を流れても、グランドラインから、ＥＳＤ保護素子Ｅ１，Ｅ２の他方に流れ、第１又は第２の信号ライン３０，３２の他方に静電気が伝搬することを抑制できる。これにより、第１又は第２の信号ライン３０，３２の一方に入った静電気が放電されても、第１又は第２の信号ライン３０，３２の他方にノイズを加えるなどの影響を及ぼさないようにすることができる。
【００５８】
第３の信号ライン３４から第３のＥＳＤ保護素子部６０ｃを流れ、第３のグランド電極４４に達した静電気は、第３及び第４のグランド配線５４ａ，５４ｂからグランド端子１８ｓ，１８ｔに流れる。
【００５９】
第１及び第２のＥＳＤ保護素子Ｅ１，Ｅ２のグランドラインと、第３のＥＳＤ保護素子Ｅ３のグランドラインとは、それぞれ別々にグランド端子１８ｓ，１８ｔに接続され、接地される。そのため、第１又は第２のＥＳＤ保護素子Ｅ１，Ｅ２を流れた静電気が第３のＥＳＤ保護素子Ｅ３を流れたり、第３のＥＳＤ保護素子Ｅ３を流れた静電気が第１又は第２のＥＳＤ保護素子Ｅ１，Ｅ２を流れたりすることを抑制できる。
【００６０】
つまり、図４のＥＳＤ保護デバイス１０の等価回路図において矢印８０，８２，８４，８６で示すように、各ＥＳＤ保護素子Ｅ１〜Ｅ３を流れた静電気の大部分は、直ちにアースに逃がすことができる。
【００６１】
積層方向から透視すると、第１及び第２の信号ライン３０，３２の間に第３の信号ライン３４が配置される。また、第１及び第２信号ライン３０，３２と第３の信号ライン３４との間にグランドラインが配置される。これにより、本体１２の内部において信号ライン３０，３２，３４同士をできるだけ離し、グランドラインで分断して寄生容量の発生を抑え、信号ライン３０，３２，３４間の独立性を高めることができる。
【００６２】
したがって、各ＥＳＤ保護素子Ｅ１〜Ｅ３の独立性が高まり、クロストークが少なく、ＥＳＤ保護性能に優れた３チャンネルのＥＳＤ保護デバイス（アレイ）を実現できる。
【００６３】
次に、ＥＳＤ保護デバイス１０の作製方法について説明する。
【００６４】
（１）材料の準備
まず、本体１２の絶縁体層２０，２２，２４，２６，２８になるセラミックグリーンシートを準備する。
【００６５】
セラミック材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、８００℃〜１０００℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを得る。
【００６６】
また、信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８を形成するための電極ペーストを準備する。平均粒径約１．５μｍのＣｕ粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。
【００６７】
また、ＥＳＤ保護素子部６０ａ〜６０ｃを形成するための混合ペーストを準備する。混合ペーストは、固形成分と空隙形成用材料とを含む。混合ペーストは、平均粒径約３μｍのアルミナコートＣｕ粒と、平均粒径約１μｍの炭化ケイ素（ＳｉＣ）と、空隙形成用材料であるアクリルビーズを所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。Ｃｕ粒及びＳｉＣとアクリル樹脂ビーズは、体積比率で１：１とする。混合ペースト中の樹脂と溶剤の比率は、４０ｗｔ％とする。アルミナコートＣｕ粒とＳｉＣは固形成分であり、焼成後も絶縁性を保つ。アクリルビーズは、焼成中に消失する空隙形成用材料である。
【００６８】
（２）スクリーン印刷による混合ペースト、電極ペーストの塗布
ＥＳＤ保護素子部６０ａ〜６０ｃを形成するため、絶縁体層２２，２６になるセラミックグリーンシートに、レーザや金型を用いて空洞２２ｘ，２６ｘ，２６ｙを形成した後、スクリーン印刷により、空洞２２ｘ，２６ｘ，２６ｙに混合ペーストを充填する。
【００６９】
また、信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８が接する絶縁体層２０の下面２０ｂと、絶縁体層２４の上面２４ａ及び下面２４ｂと、絶縁体層２８の上面２８ａとになるセラミックグリーンシート上に、電極ペーストをスクリーン印刷にて塗布して、信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８になる部分を形成する。信号ライン３０，３２，３４と、グランド電極４０，４２，４４と、グランド配線５０，５２，５４ａ，５４ｂと、グランド電極間配線５８に接する他方の絶縁体層２２の上面２２ａ及び下面２２ｂと、絶縁体層２６の上面２６ａ及び下面２６ｂになるセラミックグリーンシート上に、電極ペーストをスクリーン印刷にて塗布して、電極ペーストが、空洞２２ｘ，２６ｘ，２６ｙに充填された混合ペーストに重なるようにしても構わない。
【００７０】
（３）積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
【００７１】
（４）カット、端面電極塗布
ＬＣフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。その後、外面に電極ペーストを塗布し、外部端子、すなわち、入力端子１４ａ〜１４ｃと出力端子１６ａ〜１６ｃとグランド端子１８ｓ，１８ｔを形成する。
【００７２】
（５）焼成
次いで、通常のセラミック多層基板と同様に、Ｎ２雰囲気中で焼成する。酸化しない電極材料（Ａｇなど）の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂、溶剤及びアクリルビーズが消失する。これにより、Ａｌ２Ｏ３コートＣｕのコーティング粒子６２と、ＳｉＣの半導体粒子６８と、空隙６９とが分散したＥＳＤ保護素子部６０ａ〜６０ｃが形成される。
【００７３】
（６）めっき
ＬＣフィルタのようなチップタイプの電子部品と同様に、外部端子上に電解Ｎｉ−Ｓｎメッキを行う。
【００７４】
以上により、断面が図２のように構成されたＥＳＤ保護デバイス１０が完成する。
【００７５】
なお、ＥＳＤ保護素子部６０ａ〜６０ｃの半導体粒子６８の半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が特に好ましい。これらの半導体材料は、適宜、単独又は２種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやＢＡＳ材等の抵抗材料と混合して使用してもよい。
【００７６】
ＥＳＤ保護素子部６０ａ〜６０ｃのコーティング粒子６２の金属粒子６４の金属材料は、特に上記の材料に限定されるものではない。Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗ、Ｍｏや、これらの合金、これらの組合せでもよい。
【００７７】
空隙形成用材料としてはアクリルビーズ以外に、ＰＥＴ、ポリプロピレン、エチレンセルロースなどからなるビーズや、これらの組合せでもよい。
【００７８】
＜実施例２＞ 実施例２のＥＳＤ保護デバイス１０ｋについて、図５を参照しながら説明する。
【００７９】
実施例２のＥＳＤ保護デバイス１０ｋは、実施例１のＥＳＤ保護デバイス１０と略同様に構成され、実施例１と同様の方法で製造することができる。以下では、実施例１と同じ構成部分には同じ符号を用い、実施例１との相違点を中心に説明する。
【００８０】
図５（ａ）は、実施例２のＥＳＤ保護デバイス１０ｋの断面図である。図５（ｂ）は、実施例２のＥＳＤ保護デバイス１０ｋの等価回路図である。
【００８１】
実施例２のＥＳＤ保護デバイス１０ｋは、４つの信号ラインに対応可能なアレイタイプの４チャンネルのＥＳＤ保護デバイスである。すなわち、実施例１と同様に本体１２ｋの外面に形成された第１〜第３の入力端子及び出力端子に加え、第４の入力端子及び出力端子が、第１〜第３の入力端子及び出力端子と同様に、互いに対向するように形成されている。
【００８２】
図５（ａ）に示すように、実施例１と同じく、本体１２ｋの互いに隣接する絶縁体層２６と絶縁体層２８との間には、第１の信号ライン３２と第２の信号ライン３４が形成されている。本体１２ｋの第２組の互いに隣接する絶縁体層２４と絶縁体層２６との間には、第１のグランド電極４０と、第２のグランド電極４２と、第１のグランド配線５０と、第２のグランド配線５２と、第１のグランド電極間配線５８とが形成されている。
【００８３】
実施例１と異なり、本体１２ｋの互いに隣接する絶縁体層２０と絶縁体層２２ｋとの間には、第３の入力端子と出力端子とを接続する第３の信号ライン３４に加え、第４の入力端子と出力端子とを接続する第４の信号ライン３６が形成されている。
【００８４】
また、実施例１と異なり、本体１２ｋの互いに隣接する絶縁体層２２ｋと絶縁体層２４との間には、（ａ）第３の信号ライン３４と対向する第３のグランド電極４４と、（ｂ）第４の信号ライン３６と対向する第４のグランド電極４６と、（ｃ）第１のグランド端子１８ｓと第３のグランド電極４４とを接続する第３のグランド配線５４と、（ｄ）第２のグランド端子１８ｔと第４のグランド電極４６とを接続する第４のグランド配線５６と、（ｅ）第３のグランド電極４４と第４のグランド電極４６とを接続する第４のグランド電極間配線５９とが形成されている。
【００８５】
互いに対向する信号ライン３０，３２，３４，３６とグランド電極４０，４２，４４，４６との間に、実施例１と同様に、ＥＳＤ保護素子部６０ａ〜６０ｄが形成され、ＥＳＤ保護素子部６０ａ〜６０ｄとＥＳＤ保護素子部６０ａ〜６０ｄを介して互いに対向する信号ライン３０，３２，３４，３６及びグランド電極４０，４２，４４，４６とによってＥＳＤ保護素子が形成される。
【００８６】
第１及び第２の入力端子及び出力端子と、第３及び第４の入力端子及び出力端子とは、交互に配置されており、積層方向から透視すると、第１及び第２のＥＳＤ保護素子部６０ａ，６０ｂと第３及び第４のＥＳＤ保護素子部６０ｃ，６０ｄとは、それぞれの中心部が重ならないように、交互に配置されている。第１乃至第４のＥＳＤ保護素子部６０ａ〜６０ｄは、積層方向から透視したときに、互いに離れており、重なる部分がないように配置されることが好ましい。
【００８７】
図５（ｂ）に示すように、実施例１と同じく、第１のグランド電極間配線５８のインダクタンスＬ０１は、第１のグランド配線５０のインダクタンスと第２のグランド配線５２のインダクタンスのいずれよりも大きい。また、実施例１と同様に、第２のグランド電極間配線５９のインダクタンスＬ０２は、第３のグランド配線５４のインダクタンスと第４のグランド配線５６のインダクタンスのいずれよりも大きい。
【００８８】
また、第１及び第２のＥＳＤ保護素子Ｅ１，Ｅ２がグランド端子１８ｓ，１８ｔに接続されるグランドラインと、第３及び第４のＥＳＤ保護素子Ｅ３，Ｅ４がグランド端子１８ｓ，１８ｔに接続されるグランドラインとは、それぞれ別々にグランド端子１８ｓ，１８ｔに接続され、接地される。
【００８９】
そのため、ＥＳＤ保護素子Ｅ１〜Ｅ４を流れた静電気の高周波側の大部分の成分は、矢印９０，９２，９４，９４で示すように、インダクタンスＬ０１，Ｌ０２が相対的に大きいグランド電極間配線５８，５９に流れることなく、第１乃至第４のグランド配線５０，５２，５４，５６からグランド端子１８ｓ，１８ｔを経て、アースに逃がすことができる。そのため、あるＥＳＤ保護素子Ｅ１〜Ｅ４を流れた静電気の高周波側の成分は、他のＥＳＤ保護素子Ｅ１〜Ｅ４には流れない
一方、ＥＳＤ保護素子Ｅ１〜Ｅ４を流れた静電気の低周波側の成分は、グランド電極間配線５８，５９にも流れるため、グランドラインの両側から短時間でアースに逃がすことができる。このとき、あるＥＳＤ保護素子Ｅ１〜Ｅ４を流れた静電気の低周波側の成分は、共通のグランドラインを流れても、他のＥＳＤ保護素子Ｅ１〜Ｅ４には流れない。
【００９０】
積層方向から透視すると、第１及び第２の信号ライン３０，３２の間に第３及び第４の信号ライン３４，３６が配置されている。また、第１及び第２信号ライン３０，３２と第３及び第４の信号ライン３４，３６との間にグランドラインが配置されている。これにより、本体１２の内部において信号ライン３０，３２，３４，３６同士をできるだけ離し、グランドラインで分断して寄生容量の発生を抑え、信号ライン３０，３２，３４，３６間の独立性を高めることができる。
【００９１】
したがって、各ＥＳＤ保護素子Ｅ１〜Ｅ４の独立性が高まり、クロストークが少なく、ＥＳＤ保護性能に優れた４チャンネルのＥＳＤ保護デバイス（アレイ）を実現できる。
【００９２】
＜まとめ＞ 以上に説明したように、複数のＥＳＤ保護素子を備えたＥＳＤ保護デバイス１０，１０ｋは、ある信号ラインに入り、ＥＳＤ保護素子を流れた静電気が、グランドラインを介して他のＥＳＤ保護素子に流れ、他の信号ラインに回り込むことを抑制でき、ＥＳＤ保護素子の独立性を高めることができる。
【００９３】
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
【符号の説明】
【００９４】
１０，１０ｋ ＥＳＤ保護デバイス
１２，１２ｋ 本体
１２ａ 上面
１２ｂ 下面
１２ｐ，１２ｑ 側面
１２ｓ，１２ｔ 側面（端面）
１４ａ〜１４ｃ 入力端子
１６ａ〜１６ｃ 出力端子
１８ｓ，１８ｔ グランド端子
２０ 絶縁体層
２２，２２ｋ 絶縁体層
２２ｘ 空洞
２４ 絶縁体層
２６ 絶縁体層
２６ｘ，２６ｙ 空洞
２８ 絶縁体層
３０，３２，３４，３６ 信号ライン
４０，４２，４４，４６ グランド電極
５０，５２，５４，５４ａ，５４ｂ，５６ グランド配線
５８，５９ グランド電極間配線
６０ａ〜６０ｃ ＥＳＤ保護素子部
６２ コーティング粒子
６４ 金属粒子
６６ 無機材料
６８ 半導体粒子
６９ 空隙
【特許請求の範囲】
【請求項１】
互いに隣接する第１、第２の絶縁体層を含む複数の絶縁体層が積層された本体と、
前記本体の表面に形成されている第１、第２のグランド端子と、
前記本体の表面に形成されている第１の入力端子及び第１の出力端子と、
前記本体の表面に形成されている第２の入力端子及び第２の出力端子と、
前記第１の入力端子と前記第１の出力端子とを接続する第１の信号ラインと、前記第２の入力端子と前記第２の出力端子とを接続する第２の信号ラインとを含み、前記第１、第２の絶縁体層間に配置される第１の信号側電極層と、
前記第１のグランド端子に第１のグランド配線を介して接続される第１のグランド電極と、前記第２のグランド端子に第２のグランド配線を介して接続される第２のグランド電極と、前記第１のグランド電極と前記第２のグランド電極とを接続する第１のグランド電極間配線とを含み、前記第２の絶縁体層の主面のうち前記第１の絶縁体層とは反対側の主面に配置される第１のグランド電極層と、
前記第１の信号ラインと前記第１のグランド電極との間に形成され、一定以上の電圧が加わると導通する第１のＥＳＤ保護素子部と、
前記第２の信号ラインと前記第２のグランド電極との間に形成され、一定以上の電圧が加わると導通する第２のＥＳＤ保護素子部と、
を備え、
前記第１のグランド電極間配線のインダクタンスが、前記第１のグランド配線のインダクタンスと前記第２のグランド配線のインダクタンスのいずれよりも大きいこと特徴とするＥＳＤ保護デバイス。
【請求項２】
前記第２の絶縁体層の前記第１の絶縁体層とは反対側に順に積層され、前記第２の絶縁体層と互いに隣接する第３、第４の絶縁体層と、
前記本体の表面に形成されている第３の入力端子及び第３の出力端子と、
前記第３の入力端子と前記第３の出力端子とを接続する第３の信号ラインを含み、前記第４の絶縁体層の主面のうち前記第３の絶縁体層とは反対側の主面に形成された第２の信号側電極層と、
前記第１のグランド端子に第３のグランド配線を介して接続され、前記第２のグランド端子に第４のグランド配線を介して接続される第３のグランド電極を含み、前記第３、第４の絶縁体層間に配置される第２のグランド電極層と、
前記第３の信号ラインと前記第３のグランド電極との間に形成され、一定以上の電圧が加わると導通する第３のＥＳＤ保護素子部と、
をさらに備えたことを特徴とする、請求項１に記載のＥＳＤ保護デバイス。
【請求項３】
前記第２の絶縁体層の前記第１の絶縁体層とは反対側に順に積層され、前記第２の絶縁体層と互いに隣接する第３、第４、第５の絶縁体層と、
前記本体の表面に形成されている第３の入力端子及び第３の出力端子と、
前記本体の表面に形成されている第４の入力端子及び第４の出力端子と、
前記第３の前記入力端子と前記第３の出力端子とを接続する第３の信号ラインと、前記第４の入力端子と前記第４の出力端子とを接続する第４の信号ラインとを含み、前記第４、第５の絶縁体層間に配置される第２の信号側電極層と、
前記第１のグランド端子に第３のグランド配線を介して接続される第３のグランド電極と、前記第２のグランド端子に第４のグランド配線を介して接続される第４のグランド電極と、前記第３のグランド電極と前記第４のグランド電極とを接続する第２のグランド電極間配線とを含み、前記第３、第４の絶縁体層間に配置される第２のグランド電極層と、
前記第３の信号ラインと前記第３のグランド電極との間に形成され、一定以上の電圧が加わると導通する第３のＥＳＤ保護素子部と、
前記第４の信号ラインと前記第４のグランド電極との間に形成され、一定以上の電圧が加わると導通する第４のＥＳＤ保護素子部と、
をさらに備え、
前記第２のグランド電極間配線のインダクタンスが、前記第３のグランド配線のインダクタンスと前記第４のグランド配線のインダクタンスのいずれよりも大きいことを特徴とする、請求項１に記載のＥＳＤ保護デバイス。
【請求項４】
前記第１のグランド電極間配線の幅は、前記第１、第２のグランド配線の幅のいずれよりも小さいことを特徴とする、請求項１乃至３のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項５】
前記第２のグランド電極間配線の幅は、前記第３、第４のグランド配線の幅のいずれよりも小さいことを特徴とする、請求項３に記載のＥＳＤ保護デバイス。
【請求項６】
前記第１の信号ラインのインダクタンスと前記第１のＥＳＤ保護素子部のキャパシタンスまたは、
前記第２の信号ラインのインダクタンスと前記第２のＥＳＤ保護素子部のキャパシタンスにより、
低域通過フィルタを形成することを特徴とする、請求項１乃至５のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項７】
前記絶縁体層が磁性フェライトで構成されていることを特徴とする、請求項１乃至６のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項８】
前記第１のＥＳＤ保護素子部は、
前記第１の信号ラインと前記第１のグランド電極とが連通するように前記第１の絶縁体層に形成された第１の空洞内に配置された、無機材料でコーティングされた金属粒子及び半導体粒子を含み、
前記第２のＥＳＤ保護素子部は、
前記第２の信号ラインと前記第２のグランド電極とが連通するように前記第１の絶縁体層に形成された第２の空洞内に配置された、無機材料でコーティングされた金属粒子及び半導体粒子を含むことを特徴とする、請求項１乃至７のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項９】
前記絶縁体層が矩形板形状を有し、
前記本体が直方体形状を有し、
前記第１、第２のグランド端子が形成されている前記本体の表面が、前記絶縁体層の互いに対向する一対の辺に沿って形成された前記本体の一対の側面であり、
前記第１、第２の入力端子及び前記第１、第２の出力端子が形成されている前記本体の表面が、前記絶縁体層の互いに対向する他の一対の辺に沿って形成された前記本体の他の一対の側面であり、
前記第１、第２のグランド電極間配線の幅と前記第１〜第４のグランド配線の幅とは、前記絶縁体層の互いに対向する前記一対の辺に平行な方向の寸法であることを特徴とする、請求項１乃至８のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項１】
互いに隣接する第１、第２の絶縁体層を含む複数の絶縁体層が積層された本体と、
前記本体の表面に形成されている第１、第２のグランド端子と、
前記本体の表面に形成されている第１の入力端子及び第１の出力端子と、
前記本体の表面に形成されている第２の入力端子及び第２の出力端子と、
前記第１の入力端子と前記第１の出力端子とを接続する第１の信号ラインと、前記第２の入力端子と前記第２の出力端子とを接続する第２の信号ラインとを含み、前記第１、第２の絶縁体層間に配置される第１の信号側電極層と、
前記第１のグランド端子に第１のグランド配線を介して接続される第１のグランド電極と、前記第２のグランド端子に第２のグランド配線を介して接続される第２のグランド電極と、前記第１のグランド電極と前記第２のグランド電極とを接続する第１のグランド電極間配線とを含み、前記第２の絶縁体層の主面のうち前記第１の絶縁体層とは反対側の主面に配置される第１のグランド電極層と、
前記第１の信号ラインと前記第１のグランド電極との間に形成され、一定以上の電圧が加わると導通する第１のＥＳＤ保護素子部と、
前記第２の信号ラインと前記第２のグランド電極との間に形成され、一定以上の電圧が加わると導通する第２のＥＳＤ保護素子部と、
を備え、
前記第１のグランド電極間配線のインダクタンスが、前記第１のグランド配線のインダクタンスと前記第２のグランド配線のインダクタンスのいずれよりも大きいこと特徴とするＥＳＤ保護デバイス。
【請求項２】
前記第２の絶縁体層の前記第１の絶縁体層とは反対側に順に積層され、前記第２の絶縁体層と互いに隣接する第３、第４の絶縁体層と、
前記本体の表面に形成されている第３の入力端子及び第３の出力端子と、
前記第３の入力端子と前記第３の出力端子とを接続する第３の信号ラインを含み、前記第４の絶縁体層の主面のうち前記第３の絶縁体層とは反対側の主面に形成された第２の信号側電極層と、
前記第１のグランド端子に第３のグランド配線を介して接続され、前記第２のグランド端子に第４のグランド配線を介して接続される第３のグランド電極を含み、前記第３、第４の絶縁体層間に配置される第２のグランド電極層と、
前記第３の信号ラインと前記第３のグランド電極との間に形成され、一定以上の電圧が加わると導通する第３のＥＳＤ保護素子部と、
をさらに備えたことを特徴とする、請求項１に記載のＥＳＤ保護デバイス。
【請求項３】
前記第２の絶縁体層の前記第１の絶縁体層とは反対側に順に積層され、前記第２の絶縁体層と互いに隣接する第３、第４、第５の絶縁体層と、
前記本体の表面に形成されている第３の入力端子及び第３の出力端子と、
前記本体の表面に形成されている第４の入力端子及び第４の出力端子と、
前記第３の前記入力端子と前記第３の出力端子とを接続する第３の信号ラインと、前記第４の入力端子と前記第４の出力端子とを接続する第４の信号ラインとを含み、前記第４、第５の絶縁体層間に配置される第２の信号側電極層と、
前記第１のグランド端子に第３のグランド配線を介して接続される第３のグランド電極と、前記第２のグランド端子に第４のグランド配線を介して接続される第４のグランド電極と、前記第３のグランド電極と前記第４のグランド電極とを接続する第２のグランド電極間配線とを含み、前記第３、第４の絶縁体層間に配置される第２のグランド電極層と、
前記第３の信号ラインと前記第３のグランド電極との間に形成され、一定以上の電圧が加わると導通する第３のＥＳＤ保護素子部と、
前記第４の信号ラインと前記第４のグランド電極との間に形成され、一定以上の電圧が加わると導通する第４のＥＳＤ保護素子部と、
をさらに備え、
前記第２のグランド電極間配線のインダクタンスが、前記第３のグランド配線のインダクタンスと前記第４のグランド配線のインダクタンスのいずれよりも大きいことを特徴とする、請求項１に記載のＥＳＤ保護デバイス。
【請求項４】
前記第１のグランド電極間配線の幅は、前記第１、第２のグランド配線の幅のいずれよりも小さいことを特徴とする、請求項１乃至３のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項５】
前記第２のグランド電極間配線の幅は、前記第３、第４のグランド配線の幅のいずれよりも小さいことを特徴とする、請求項３に記載のＥＳＤ保護デバイス。
【請求項６】
前記第１の信号ラインのインダクタンスと前記第１のＥＳＤ保護素子部のキャパシタンスまたは、
前記第２の信号ラインのインダクタンスと前記第２のＥＳＤ保護素子部のキャパシタンスにより、
低域通過フィルタを形成することを特徴とする、請求項１乃至５のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項７】
前記絶縁体層が磁性フェライトで構成されていることを特徴とする、請求項１乃至６のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項８】
前記第１のＥＳＤ保護素子部は、
前記第１の信号ラインと前記第１のグランド電極とが連通するように前記第１の絶縁体層に形成された第１の空洞内に配置された、無機材料でコーティングされた金属粒子及び半導体粒子を含み、
前記第２のＥＳＤ保護素子部は、
前記第２の信号ラインと前記第２のグランド電極とが連通するように前記第１の絶縁体層に形成された第２の空洞内に配置された、無機材料でコーティングされた金属粒子及び半導体粒子を含むことを特徴とする、請求項１乃至７のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項９】
前記絶縁体層が矩形板形状を有し、
前記本体が直方体形状を有し、
前記第１、第２のグランド端子が形成されている前記本体の表面が、前記絶縁体層の互いに対向する一対の辺に沿って形成された前記本体の一対の側面であり、
前記第１、第２の入力端子及び前記第１、第２の出力端子が形成されている前記本体の表面が、前記絶縁体層の互いに対向する他の一対の辺に沿って形成された前記本体の他の一対の側面であり、
前記第１、第２のグランド電極間配線の幅と前記第１〜第４のグランド配線の幅とは、前記絶縁体層の互いに対向する前記一対の辺に平行な方向の寸法であることを特徴とする、請求項１乃至８のいずれか一つに記載のＥＳＤ保護デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−７４４６０（Ｐ２０１２−７４４６０Ａ）
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願番号】特願２０１０−２１６８５５（Ｐ２０１０−２１６８５５）
【出願日】平成２２年９月２８日（２０１０．９．２８）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願日】平成２２年９月２８日（２０１０．９．２８）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]