ICカードリーダ・ライタおよびICカードリーダ・ライタとカードの不具合検出方法
【課題】読み込みや書き込みのエラーの原因がICカードリーダ・ライタにあるのかカードの損傷や劣化に起因するものであるのかを自動的に特定する。
【解決手段】第一の電気接点T1をカード5のICチップ13に接続した状態で読み込み不良が検知され且つ第二の電気接点T2をカード5のICチップ13に接続した状態で読み込み不良が検知されなかった場合には第一の電気接点T1の異常を示すアラームを出力する一方、第一,第二の電気接点T1,T2を利用したデータの読み書きで共に読み込み不良が検知された場合には、カード5の異常を示すアラームを出力する。
【解決手段】第一の電気接点T1をカード5のICチップ13に接続した状態で読み込み不良が検知され且つ第二の電気接点T2をカード5のICチップ13に接続した状態で読み込み不良が検知されなかった場合には第一の電気接点T1の異常を示すアラームを出力する一方、第一,第二の電気接点T1,T2を利用したデータの読み書きで共に読み込み不良が検知された場合には、カード5の異常を示すアラームを出力する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ICカードリーダ・ライタおよびICカードリーダ・ライタとカードの不具合検出方法に関する。
【背景技術】
【0002】
カード搬送路に取りこんだカードのICチップを電気接点に接触させてデータの読み込みや書き込みを行うようにしたICカードリーダ・ライタが既に公知である。
【0003】
この種のICカードリーダ・ライタでは、カード搬送路内の電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によってデータの読み込みや書き込みが正常に行えなく場合があり、更に、正常な読み込みや書き込みが行えなくなった場合には、その原因がICカードリーダ・ライタの故障にあるのか、あるいは、カードの損傷や劣化に起因するものであるのかを特定することが難しいといった不都合があった。
【0004】
また、ICカードリーダ・ライタとは直接的には関連しないが、磁気カードからのデータの読み込み不良で生じるカード処理所要時間の増長を抑制するための技術として、特許文献1に開示される磁気カード読取装置がある。
特許文献1に開示される磁気カード読取装置は、カード搬送路の上流側と下流側に離間させて主読取ヘッドと副読取ヘッドを配置した構成を有するが、このものは、主読取ヘッドによる磁気データの読み込みに失敗した際にカードに更なる送りを掛けて副読取ヘッドによる磁気データの読み込みを再試行するものに過ぎない。
つまり、通常のリトライ処理に必要とされるカードの逆搬送を省略することによってデータの読み込み不良に伴うカード処理所要時間の増長を抑制するものであり、主読取ヘッドや副読取ヘッドの故障を検出して外部に出力したり磁気カードの異常を検出したりする機能は全く備えていない。
【0005】
磁気ストライプ読取装置等におけるデータの読み込み不良それ自体を検出するための手段としては、例えば、特許文献2に示されるように、装置に読み込まれるデータを所定周期毎にサンプリングし、信号の振幅値やビット長のデータに基いて異常の有無を検知し、その結果を上位装置に送信するようにしたものが公知である。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平4−329497号公報(段落0009,図2)
【特許文献2】特開平10−3601号公報(段落0005)
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、カード搬送路内の電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によって生じるデータの読み込みや書き込みのエラーの発生確率を実質的に軽減してカード利用者の利便性を高め、更に、読み込みや書き込みのエラーが生じた場合にあっては、その原因がICカードリーダ・ライタにあるのか、あるいは、カードの損傷や劣化に起因するものであるのかを装置側の処理で自動的に特定して、装置のメンテナンスを容易化することのできるICカードリーダ・ライタおよびICカードリーダ・ライタとカードの不具合検出方法を提供することにある。
【課題を解決するための手段】
【0008】
本発明のICカードリーダ・ライタは、ICチップを内蔵したカードが搬送されるカード搬送路と、カードのICチップと接触してデータの読み書きを行うために前記カード搬送路内に設置された電気接点と、前記カード搬送路に挿入されたカードに送りを掛けるカード搬送手段と、カードのICチップが前記電気接点と接触した際に前記電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する読込異常評価手段とを備えたICカードリーダ・ライタであり、前記目的を達成するため、特に、
カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点を前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて設置すると共に、
前記カード搬送手段を正転駆動して前記ICチップが前記第一の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する通常処理実行手段と、
前記カード搬送手段を正転駆動して前記ICチップが前記第二の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する冗長処理実行手段と、
前記通常処理実行手段を作動させ、該通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合にはカードの異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出する主制御手段を備えたことを特徴とする構成を有する。
【0009】
また、本発明によるICカードリーダ・ライタとカードの不具合検出方法は、カード搬送路に挿入されたカードに送りを掛けてカードのICチップをカード搬送路内の電気接点と接触させ、前記電気接点を介してICチップに対するデータの読み書きを行なうICカードリーダ・ライタとカードの不具合検出方法であり、前記と同様の目的を達成するため、特に、
カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点を予め前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて固定設置しておき、
カード搬送路に挿入されたカードのICチップが第一の電気接点と接触する位置までカードに送りを掛けて位置決めを行い、前記第一の電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、データの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、更に、前記ICチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、カードの異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出することを特徴とした構成を有する。
【発明の効果】
【0010】
本発明のICカードリーダ・ライタおよびICカードリーダ・ライタとカードの不具合検出方法は、カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点をカード搬送路におけるカード送り方向の上流側と下流側に離間させて設け、カード搬送路に挿入されたカードのICチップが第一の電気接点と接触した状態でデータの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカードの送り方向と逆行する向きに送りを掛けてカードを直ちに排出する一方、読み込み不良が検知された場合には、更に、ICチップが第二の電気接点と接触する位置までカードに送りを掛けて位置決めを行って第ニの電気接点を介してデータの読み書きを行なうようにしているので、仮に、第一の電気接点によるデータの読み書きが行なえない状況下にあっても、第二の電気接点を利用してデータの読み書きを完結させることができ、電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によって生じるデータの読み込みや書き込みのエラーの発生確率を実質的に軽減してカード利用者の利便性を高めることができる。
また、第一の電気接点をICチップに接続した状態で読み込み不良が検知され且つ第二の電気接点をICチップに接続した状態で読み込み不良が検知されなかった場合には第一の電気接点の異常を示すアラームを出力する一方、第一,第二の電気接点を利用したデータの読み書きで共に読み込み不良が検知された場合には、カードの異常を示すアラームを出力するようにしているので、読み込み不良の原因がICカードリーダ・ライタにあるのかカードの損傷や劣化にあるのかを装置側の処理で自動的に特定して装置のメンテナンスを容易化することができる。
【図面の簡単な説明】
【0011】
【図1】本発明を適用した一実施形態のICカードリーダ・ライタの主要部の構成について簡略化して示した機能ブロック図である。
【図2】同実施形態におけるICカードリーダ・ライタの機械的な構成について簡略化して示した概念図である。
【図3】同実施形態におけるICカードリーダ・ライタの制御部の構成について簡略化して示したブロック図である。
【図4】第一,第二の電気接点とIC通信回路との接続状態の一例を示した概念図である。
【図5】第一,第二の電気接点とIC通信回路との接続状態の他の一例を示した概念図である。
【図6】第一,第二の電気接点とIC通信回路との接続状態の更に他の一例を示した概念図である。
【図7】同実施形態の読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートである。
【図8】同実施形態の読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図9】同実施形態の読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図10】同実施形態の読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図11】第一の電気接点の直下にカードのICチップを位置決めした状態について簡略化して示した概念図である。
【図12】第ニの電気接点の直下にカードのICチップを位置決めした状態について簡略化して示した概念図である。
【発明を実施するための形態】
【0012】
次に、本発明を実施するための形態について一例を挙げ、図面を参照して具体的に説明する。
【0013】
図1は本発明を適用した一実施形態のICカードリーダ・ライタ1の主要部の構成について簡略化して示した機能ブロック図である。
【0014】
この実施形態のICカードリーダ・ライタ1は、図示を省略したカード搬送路に沿って送られるカードのICチップと接触してデータの読み書きを行うためにカード搬送路内に設置された第一の電気接点T1および第二の電気接点T2と、カード搬送路に挿入されたカードに送りを掛けるためのカード搬送手段Aと、カードのICチップが第一の電気接点T1や第二の電気接点T2と接触した際に此れらの電気接点を介して読み書きされる信号を評価し、データの読み込み不良の有無を検知するための読込異常評価手段Bを備える。
【0015】
カード搬送手段Aおよび読込異常評価手段Bの構成については既に様々なものが公知である。
【0016】
カードのICチップと接触する第一の電気接点T1と第二の電気接点T2は同等の構成を有し、このうち第一の電気接点T1がカード搬送路におけるカード送り方向の上流側に設置される一方、第二の電気接点T2は相対的にカード搬送路におけるカード送り方向の下流側に設置されている。
【0017】
通常処理実行手段Cは、カード搬送手段Aを正転駆動してICチップが第一の電気接点T1と接触する位置にカードを位置決めした状態で読込異常評価手段Bを起動し、冗長処理実行手段Dは、カード搬送手段Aを正転駆動してICチップが第二の電気接点T2と接触する位置にカードを位置決めした状態で読込異常評価手段Bを起動する。
【0018】
主制御手段Eは、通常処理実行手段Cを作動させ、通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知しなければ、データの読み書き処理終了後にカード搬送手段Aを逆転駆動してカード搬送路からカードを排出する一方、通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知した場合には、更に、冗長処理実行手段Dを作動させる。
そして、冗長処理実行手段Dで起動された読込異常評価手段Bが読み込み不良を検知しなければ、主制御手段Eは、第一の電気接点T1の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカード搬送手段Aを逆転駆動してカード搬送路からカードを排出する一方、冗長処理実行手段Dで起動された読込異常評価手段Bが読み込み不良を検知した場合には、カードの異常を示すアラームを出力すると共にカード搬送手段Aを逆転駆動してカード搬送路からカードを排出する。
【0019】
第二の電気接点T2,冗長処理実行手段D,主制御手段Eは本実施形態に固有の構成要素である。
【0020】
この実施形態のICカードリーダ・ライタ1は、更に、通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知しない状態が予め設定されたデータ読み込み回数もしくは予め設定された時間に亘って継続したときに、通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知しない状態下で冗長処理実行手段Dを作動させ、冗長処理実行手段Dで起動された読込異常評価手段Bが読み込み不良を検知しなければカード搬送手段Aを逆転駆動してカード搬送路からカードを排出する一方、冗長処理実行手段Dで起動された読込異常評価手段Bが読み込み不良を検知した場合には第二の電気接点T2の異常を示すアラームを出力すると共にカード搬送手段Aを逆転駆動してカード搬送路からカードを排出し、冗長処理実行手段Dの作動を禁止する冗長処理制限手段Fを備えている。
【0021】
冗長処理制限手段Fも本実施形態に固有の構成要素である。
【0022】
そして、主制御手段Eからカードの異常を示すアラームが出力された場合には、ICカードリーダ・ライタ1それ自体もしくはICカードリーダ・ライタ1を実装した装置、例えば、ATM(Automatic Teller Machine)等に実装された警告手段Gを作動させてカード利用者にカードの異常を知らせる。
また、主制御手段Eからカードの異常を示すアラームを除いた他のアラーム、つまり、第一の電気接点T1の異常を示すアラームもしくは第二の電気接点T2の異常を示すアラームが出力された場合には、ICカードリーダ・ライタ1に接続した上位装置、例えば、ATMを設置した行内のホストコンピュータ等に実装された警告手段Hを作動さて装置の管理者にICカードリーダ・ライタ1の異常を知らせるようになっている。
【0023】
図2は同実施形態におけるICカードリーダ・ライタ1の機械的な構成について簡略化して示した概念図、また、図3は同実施形態におけるICカードリーダ・ライタ1に内蔵された制御部2の構成について簡略化して示したブロック図である。
【0024】
この実施形態のカードリーダ・ライタ1は、ケーシング3の側面に穿設されたカード挿入口4から挿入されたカード5を取り込むためのカード搬送路6を備える。
【0025】
図1の機能ブロック図に示したカード搬送手段Aは、具体的には、図2に示されるように、カード搬送路6の下面側に回動自在に軸支して取り付けられた搬送ローラ7,8、および、搬送ローラ7,8を同期回転させるためのタイミングベルト11と、カード搬送路6の上面側から搬送ローラ7,8に圧接するようにして回動自在に軸支された搬送ローラ9,10、ならびに、タイミングベルト12を介して搬送ローラ9を回転させる搬送モータMによって構成される。
搬送モータMを正転駆動すると、カード5がカード搬送路6の上流側から下流側に向かう方向、つまり、図2中で左から右に向かう方向の送りがカード5に掛けられ、搬送モータMを逆転駆動すると、カード挿入口4からカード5を排出する方向の送り即ち図2中で右から左に向かう方向の送りがカード5に掛けられるようになっている。
【0026】
カード5に内蔵されたICチップ13には、カード利用者の個人情報等を初めとする様々な情報が記憶されている。
【0027】
カード5のICチップ13と接触してデータの読み書きを行うための第一の電気接点T1は、図2に示されるように、カード搬送路6におけるカード送り方向の上流側に設置され、同様の機能を有する第二の電気の電気接点T2は、相対的に、カード搬送路6におけるカード送り方向の下流側に設置されている。
【0028】
カード挿入検出センサS1はカード挿入口4から手動で挿入されるカード5の先端を検出する位置に設置され、カード先端検出センサS2,S3の各々は共に第一,第二の電気接点T1,T2よりも僅かにカード搬送路6におけるカード送り方向の上流側に設置されている。
【0029】
ICカードリーダ・ライタ1に内蔵された制御部2の主要部は、図3に示されるように、演算処理用のマイクロプロセッサ14(以下、CPU14という)と、CPU14の制御プログラムを格納したリード・オンリー・メモリ15(以下、ROM15という)、および、データの一時記憶に利用されるランダム・アクセス・メモリ16(以下、RAM16という)と、各種のパラメータを記憶した不揮発性メモリ17によって構成される。
【0030】
カード搬送手段Aの一部を構成する搬送モータMは、ドライバ18を介してCPU14によって駆動制御され、搬送モータMの回転を検出するパルスコーダPからのフィードバックパルスが入出力回路19を介してCPU14に読み込まれるようになっている。
【0031】
カード挿入検出センサS1およびカード先端検出センサS2,S3からの信号は、各々のA/D変換回路20,21,22と入出力回路19を介してCPU14に読み込まれる。なお、符号23はCPU14にリセット信号を入力するための操作盤である。
【0032】
IC通信回路24は、第一,第二の電気接点T1,T2がカード5のICチップ13と接触した状態でCPU14がICチップ13に対してデータの読み書きを行なう際のインターフェイスとして機能する。
【0033】
この実施形態では、図3および図4に示すように、1つのIC通信回路24に対して第一,第二の電気接点T1,T2を並列的に接続し、読込異常評価手段Bとして機能するIC通信ファームウェア25(CPU14が実行するアプリケーションプログラム)によってデータの読み込み不良の有無を検知するようにしているが、図5に示すように、第一,第二の電気接点T1,T2毎のIC通信回路24a,24bを設けるようにしてもよい。
第一,第二の電気接点T1,T2毎のIC通信回路24a,24bを設けた場合には、更に、図6に示すようにして、IC通信回路24a,24b毎のIC通信ファームウェア25a,25bを設けるようにしてもよい。
なお、アプリケーションプログラムであるIC通信ファームウェア25は不揮発性メモリ17に予めインストールされている。
【0034】
ICカードリーダ・ライタ1に内蔵されたスピーカ26はICカードリーダ・ライタ本体の警告手段Gとして機能するもので、CPU14で制御される音声合成回路27に接続され、カード利用者にカードの異常を音声出力によって知らせるようになっている。
【0035】
入出力インターフェイス28は、行内のホストコンピュータ等の上位装置に接続するためのインターフェイスであり、ICチップ13から読み込んだデータを上位装置に送信したり上位装置からのデータを受信したりする他、上位装置に対するアラーム信号の送信等にも利用される。
【0036】
図7〜図10は読込異常評価手段B,通常処理実行手段C,冗長処理実行手段D,主制御手段E,冗長処理制限手段Fとして機能するCPU14の処理動作の概要を示したフローチャートである。
【0037】
次に、図7〜図10を参照して本実施形態のICカードリーダ・ライタ1の全体的な動作について具体的に説明する。
【0038】
ICカードリーダ・ライタ1に電源が投入されると、主制御手段Eとして機能するCPU14は、まず、カード挿入検出センサS1からのカード検出信号の入力を待つ待機状態に入る(ステップa1)。
【0039】
そして、利用者がカード5の先端をICカードリーダ・ライタ1のカード挿入口4に挿入し、カード5の先端がカード挿入検出センサS1の位置に達すると、カード挿入検出センサS1からカード検出信号が出力され、主制御手段Eとして機能するCPU14がステップa1の判定処理でカード5の挿入を検知する。
【0040】
次いで、主制御手段Eとして機能するCPU14は、クロック制御用の発信器等を利用して構成される作動時間制限タイマTに搬送モータMの駆動許容時間(例えば数秒)をセットする(ステップa2)。
【0041】
そして、通常処理実行手段Cとして機能するCPU14が、カード搬送手段Aの駆動源となる搬送モータMの正転駆動を開始させ(ステップa3)、カード先端検出センサS2がカード5の先端を検知するか(ステップa4)、または、作動時間制限タイマTによる駆動許容時間の計時が完了するまでの間(ステップa5)、搬送モータMの正転駆動を継続する。
【0042】
ここで、仮に、カード先端検出センサS2がカード5の先端を検知することなく作動時間制限タイマTによる駆動許容時間の計時が完了した場合、つまり、ステップa4の判定結果が真となることなくステップa5の判定結果が真となった場合には、カード挿入口4に一旦は挿入されたカード5が利用者の意図によって抜き取られたことを意味するので、主制御手段Eとして機能するCPU14は、搬送モータMの正転駆動を停止し(ステップa6)、改めて初期の待機状態に復帰する。
【0043】
一方、作動時間制限タイマTによる駆動許容時間の計時が完了することなくカード先端検出センサS2がカード5の先端を検知した場合、つまり、ステップa5の判定結果が真となることなくステップa4の判定結果が真となった場合には、搬送モータMでタイミングベルト12を介して回転駆動される搬送ローラ9,7の間にカード5の先端が確実に挟み込まれてカード5にカード送り方向の送りが適切に掛けられ、カード5の先端がカード先端検出センサS2の位置にまで到達してカード5が完全にケーシング3内に取り込まれ、利用者によるカード5の抜き取りが不可能になったことを意味する。
【0044】
従って、このようにしてステップa4の判定結果が真となった場合には、通常処理実行手段Cとして機能するCPU14がカウンタCpの値を一旦0に初期化し(ステップa7)、カウンタCpによるフィードバックパルスの計数処理を改めて開始して(ステップa8)、カウンタCpの値が設定値C1に達するまで待機する(ステップa9)。
カウンタCpは、パルスコーダPからのフィードバックパルスを計数するためのカウンタである。また、設定値C1はカード5の先端がカード先端検出センサS2の位置に達してからカード5のICチップ13が第一の電気接点T1の直下に到達するまでに必要とされる搬送モータMの回転数に相当するフィードバックパルスの値である。
【0045】
そして、ステップa9の判定結果が偽となってカウンタCpの値が設定値C1に達し、カード5のICチップ13が第一の電気接点T1の直下に到達したことが確認されると、通常処理実行手段Cとして機能するCPU14が、搬送モータMの正転駆動を停止させて第一の電気接点T1の直下にカード5のICチップ13を位置決めし(ステップa10/図11参照)、読込異常評価手段Bを起動する。
【0046】
そして、読込異常評価手段Bとして機能するCPU14、つまり、IC通信ファームウェア25を実行するCPU14が、カード5のICチップ13と接触した第一の電気接点T1を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する(ステップa11)。
なお、ICカードリーダ・ライタ1がカード5のICチップ13に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理もステップa11の処理で読み込み不良の検知と並行して行われるが、データ自体の取り扱いに関しては既に公知であるので、ここでは特に説明しない。
【0047】
次いで、主制御手段Eとして機能するCPU14は、読込異常評価手段Bがデータの読み込み不良を検知したか否かを判定し(ステップa12)、データの読み込み不良がなければ、第一の電気接点T1が正常に機能していることを示す信号を入出力インターフェイス28を介して行内のホストコンピュータ等の上位装置に送信する(ステップa15)。
なお、ステップa11の処理で読み込んだカード利用者の個人情報等のデータもステップa15の処理で上位装置に送信される。
【0048】
次いで、冗長処理制限手段Fとして機能するCPU14がカウンタCnの値を1インクリメントし(ステップa16)、カウンタCnの値が設定値C0に達しているか否かを判定する(ステップa17)。
カウンタCnは通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知しないデータの読み込み回数を計数するためのカウンタである。また、設定値C0は、第一の電気接点T1が正常に機能している状態つまり第二の電気接点T2を特に使用する必要のない状況下で略定期的に第二の電気接点T2の異常の有無を確認する処理を実行するための設定値であり、例えば、数百といった値が設定されている。
【0049】
カウンタCnの値が設定値C0に達していない場合つまりステップa17の判定結果が真となった場合には、この時点では未だ第二の電気接点T2の異常の有無を確認する必要がないことを意味するので、主制御手段Eとして機能するCPU14は、クロック制御用の発信器等を利用して構成される作動時間制限タイマTに搬送モータMの駆動許容時間(例えば数秒よりも多少長い時間)をセットし(ステップa26)、カード搬送手段Aの駆動源となる搬送モータMの逆転駆動を開始させ(ステップa27)、作動時間制限タイマTによる駆動許容時間の計時が完了するまでの間(ステップa28)、タイミングベルト12を介してカード搬送手段Aの搬送ローラ9,7,8,10を逆転駆動し、カード搬送路6からカード5を排出する方向の送りを掛けて、カード挿入口4からカード5を突出させた状態で搬送モータMの逆転駆動を停止させる(ステップa29)。
【0050】
次いで、利用者がカード挿入口4からカード5を抜き取ると、カード挿入検出センサS1からの検出信号がオフの状態となり(ステップa30)、カード5の抜き取りを確認したCPU14が、初期の待機状態に復帰する(ステップa1)。
【0051】
一方、ステップa17の判定結果が偽となってカウンタCnの値が設定値C0に達したことが確認された場合には、第二の電気接点T2の異常の有無を確認すべき時期に達していることを意味するので、冗長処理制限手段Fとして機能するCPU14は、冗長処理実行手段Dを強制的に作動させて、第二の電気接点T2の異常の有無を確認する処理を開始する。
【0052】
この場合、冗長処理実行手段Dとして機能するCPU14は、まず、カード搬送手段Aの駆動源となる搬送モータMの正転駆動を開始させ(ステップa32)、カード先端検出センサS3がカード5の先端を検知するまでの間(ステップa33)、搬送モータMの正転駆動を継続する。
【0053】
そして、カード先端検出センサS3がカード5の先端を検知してステップa33の判定結果が真となると、カード搬送手段Aの主要部を構成する搬送ローラ9,7,8,10によってカード5にカード送り方向の送りが適切に掛けられた状態でカード5の先端がカード先端検出センサS3の位置にまで到達する。
【0054】
次いで、冗長処理実行手段Dとして機能するCPU14は、パルスコーダPからのフィードバックパルスを計数するカウンタCpの値を一旦0に初期化し(ステップa34)、カウンタCpによるフィードバックパルスの計数処理を改めて開始して(ステップa35)、カウンタCpの値が設定値C2に達するまで待機する(ステップa36)。
設定値C2はカード5の先端がカード先端検出センサS3の位置に達してからカード5のICチップ13が第二の電気接点T2の直下に到達するまでに必要とされる搬送モータMの回転数に相当するフィードバックパルスの値である。
【0055】
そして、ステップa36の判定結果が偽となってカウンタCpの値が設定値C2に達し、カード5のICチップ13が第二の電気接点T2の直下に到達したことが確認されると、冗長処理実行手段Dとして機能するCPU14が、搬送モータMの正転駆動を停止させて第ニの電気接点T2の直下にカード5のICチップ13を位置決めし(ステップa37/図12参照)、読込異常評価手段Bを起動する。
【0056】
そして、読込異常評価手段Bとして機能するCPU14、つまり、IC通信ファームウェア25を実行するCPU14が、カード5のICチップ13と接触した第ニの電気接点T2を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する(ステップa38)。
なお、ICカードリーダ・ライタ1がカード5のICチップ13に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理は既にステップa11の処理で完了しているので、この段階で実行されるのは、第ニの電気接点T2の異常の有無を調べるために必要とされるデータの読み込み不良のチェックのみである。ステップa12の判定結果は偽となっており、第一の電気接点T1が正常に機能している状況下にあるため、本来的に行なうべきデータの読み込みや書き込みは不要である。
【0057】
次いで、冗長処理制限手段Fとして機能するCPU14は、読込異常評価手段Bがデータの読み込み不良を検知したか否かを判定する(ステップa39)。
【0058】
そして、データの読み込み不良がなければ、冗長処理制限手段Fとして機能するCPU14は、カウンタCnの値を改めて0に初期化し(ステップa42)、クロック制御用の発信器等を利用して構成される作動時間制限タイマTに搬送モータMの駆動許容時間(例えば数秒よりも多少長い時間)をセットし(ステップa26)、カード搬送手段Aの駆動源となる搬送モータMの逆転駆動を開始させ(ステップa27)、作動時間制限タイマTによる駆動許容時間の計時が完了するまでの間(ステップa28)、タイミングベルト12を介してカード搬送手段Aの搬送ローラ9,7,8,10を逆転駆動し、カード搬送路6からカード5を排出する方向の送りを掛けて、カード挿入口4からカード5を突出させた状態で搬送モータMの逆転駆動を停止させる(ステップa29)。
【0059】
次いで、利用者がカード挿入口4からカード5を抜き取ると、カード挿入検出センサS1からの検出信号がオフの状態となり(ステップa30)、カード5の抜き取りを確認したCPU14が、初期の待機状態に復帰する(ステップa1)。
【0060】
一方、冗長処理実行手段Dで起動された読込異常評価手段Bがデータの読み込み不良を検知した場合、つまり、ステップa39の判定結果が真となった場合には、既にステップa11の処理で第一の電気接点T1によるデータの読み込みや書き込みが適切に行われているにも関わらず、第二の電気接点T2によるデータの読み込みで異常が生じていること、すなわち、読み込み異常の原因が第一の電気接点T1でもカード5のICチップ13でもなく第二の電気接点T2にあることを意味するので、冗長処理制限手段Fとして機能するCPU14は、第二の電気接点T2の異常を示すアラームを入出力インターフェイス28を介して行内のホストコンピュータ等の上位装置に送信し、上位装置に実装された警告手段Hたとえばディスプレイ等に第二の電気接点T2に異常が生じていることを示す旨のガイダンスメッセージを表示してICカードリーダ・ライタ1の管理者に第二の電気接点T2の異常を知らせる(ステップa40)。
【0061】
そして、冗長処理制限手段Fとして機能するCPU14は、冗長処理実行手段Dの作動を禁止する冗長処理禁止フラグFsを不揮発性メモリ17にセットし(ステップa41)、前記と同様にしてステップa42,ステップa26〜ステップa30の処理を実行して、カード搬送手段Aの逆転駆動でカード5をカード挿入口4から排出した後、初期の待機状態に復帰する(ステップa1)。
【0062】
これに対し、ステップa12の判定結果が真となった場合、つまり、第一の電気接点T1を使用して行われるカード5のICチップ13からの最初のデータの読み込み時点において通常処理実行手段Cにより起動された読込異常評価手段Bによってデータの読み込み異常が検知された場合には、まず、冗長処理制限手段Fとして機能するCPU14が、不揮発性メモリ17にアクセスし、この時点で既に冗長処理禁止フラグFsがセットされているか否かを判定する(ステップa13)。
【0063】
そして、冗長処理禁止フラグFsがセットされておらず、冗長処理実行手段Dの作動が許容されていれば、主制御手段Eとして機能するCPU14が、冗長処理実行手段Dを作動させる。
【0064】
この場合、冗長処理実行手段Dとして機能するCPU14は、まず、カード搬送手段Aの駆動源となる搬送モータMの正転駆動を開始させ(ステップa14)、カード先端検出センサS3がカード5の先端を検知するまでの間(ステップa18)、搬送モータMの正転駆動を継続する。
【0065】
そして、カード先端検出センサS3がカード5の先端を検知してステップa18の判定結果が真となると、カード搬送手段Aの主要部を構成する搬送ローラ9,7,8,10によってカード5にカード送り方向の送りが適切に掛けられた状態でカード5の先端がカード先端検出センサS3の位置にまで到達する。
【0066】
次いで、冗長処理実行手段Dとして機能するCPU14は、パルスコーダPからのフィードバックパルスを計数するカウンタCpの値を一旦0に初期化し(ステップa19)、カウンタCpによるフィードバックパルスの計数処理を改めて開始して(ステップa20)、カウンタCpの値が設定値C2に達するまで待機する(ステップa21)。
【0067】
そして、ステップa21の判定結果が偽となってカウンタCpの値が設定値C2に達し、カード5のICチップ13が第二の電気接点T2の直下に到達したことが確認されると、冗長処理実行手段Dとして機能するCPU14が、搬送モータMの正転駆動を停止させて第ニの電気接点T2の直下にカード5のICチップ13を位置決めし(ステップa22/図12参照)、読込異常評価手段Bを起動する。
【0068】
そして、読込異常評価手段Bとして機能するCPU14、つまり、IC通信ファームウェア25を実行するCPU14が、カード5のICチップ13と接触した第ニの電気接点T2を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する(ステップa23)。
なお、この場合は、第一の電気接点T1を使用して行われるカード5のICチップ13からの最初のデータの読み込み時点においてデータの読み込み異常が発生しており、ICチップ13に対するデータの読み書きは適切に行なわれていない。
従って、ICカードリーダ・ライタ1がカード5のICチップ13に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理もステップa23の処理において読み込み不良の検知と並行してリトライ処理として再試行されることになる。
【0069】
次いで、主制御手段Eとして機能するCPU14は、読込異常評価手段Bがデータの読み込み不良を検知したか否かを判定する(ステップa24)。
【0070】
そして、データの読み込み不良がなければ、第二の電気接点T2によるデータの読み込みが適切に行なわれているにも関わらず第一の電気接点T1によるデータの読み込みや書き込みが失敗していることを意味するので、主制御手段Eとして機能するCPU14は、第一の電気接点T1の異常を示すアラームを入出力インターフェイス28を介して行内のホストコンピュータ等の上位装置に送信し、上位装置に実装された警告手段Hたとえばディスプレイ等に、第一の電気接点T1に異常が生じていることを示す旨のガイダンスメッセージを表示してICカードリーダ・ライタ1の管理者に第一の電気接点T1の異常を知らせる(ステップa31)。
なお、ステップa23の処理でリトライして読み込んだカード利用者の個人情報等もステップa31の処理で上位装置に送信される。
【0071】
次いで、主制御手段Eとして機能するCPU14は、クロック制御用の発信器等を利用して構成される作動時間制限タイマTに搬送モータMの駆動許容時間(例えば数秒よりも多少長い時間)をセットし(ステップa26)、カード搬送手段Aの駆動源となる搬送モータMの逆転駆動を開始させ(ステップa27)、作動時間制限タイマTによる駆動許容時間の計時が完了するまでの間(ステップa28)、タイミングベルト12を介してカード搬送手段Aの搬送ローラ9,7,8,10を逆転駆動し、カード搬送路6からカード5を排出する方向の送りを掛けて、カード挿入口4からカード5を突出させた状態で搬送モータMの逆転駆動を停止させる(ステップa29)。
【0072】
次いで、利用者がカード挿入口4からカード5を抜き取ると、カード挿入検出センサS1からの検出信号がオフの状態となり(ステップa30)、カード5の抜き取りを確認したCPU14が、初期の待機状態に復帰する(ステップa1)。
【0073】
一方、冗長処理実行手段Dで起動された読込異常評価手段Bがデータの読み込み不良を検知した場合、つまり、ステップa24の判定結果が真となった場合には、第一の電気接点T1によるデータの読み込みや書き込みにも第ニの電気接点T2によるデータの読み込みや書き込みにも異常が生じていること、すなわち、読み込み異常の原因が第一の電気接点T1でも第ニの電気接点T2でもなくカード5のICチップ13にあることを意味するので、主制御手段Eとして機能するCPU14は、カード5の異常を示すアラームを音声合成回路27に出力し、ICカードリーダ・ライタ1自体に内蔵された警告手段Gたとえばスピーカ26等を作動させて、カード利用者にカード5の異常を音声出力によって知らせる(ステップa25)。
【0074】
そして、主制御手段Eとして機能するCPU14は、前記と同様にしてステップa26〜ステップa30の処理を実行して、カード搬送手段Aの逆転駆動でカード5をカード挿入口4から排出した後、初期の待機状態に復帰する(ステップa1)。
【0075】
これに対し、ステップa13の判定結果が真となった場合、つまり、第一の電気接点T1を使用して行われるカード5のICチップ13からの最初のデータの読み込み時点において通常処理実行手段Cにより起動された読込異常評価手段Bによってデータの読み込み異常が検知された場合、すなわち、第一の電気接点T1を使用して行われるデータの読み込みや書き込みに失敗した場合であって、且つ、冗長処理禁止フラグFsがセットされている状態、要するに、第二の電気接点T2に異常が生じていることが明らかとなっている場合にあっては、主制御手段Eとして機能するCPU14はステップa14,ステップa18〜ステップa25,ステップa31の処理を非実行とし、第二の電気接点T2による読み込みや書き込みのリトライ処理をキャンセルして、前記と同様にしてステップa26〜ステップa30の処理を実行して、カード搬送手段Aの逆転駆動でカード5をカード挿入口4から排出した後、初期の待機状態に復帰する(ステップa1)。
【0076】
従って、第二の電気接点T2に異常が生じていることが一旦確認された状況下にあっては、ICチップ13が第一の電気接点T1と接触する位置を越えるようなカード5の送りは非実行とされることになり、カード5が図11に示されるようなカード5の位置を越えてカード搬送路6の下流側に送られることはない。
【0077】
以上に述べた通り、この実施形態では、カード5のICチップ13と接触してデータの読み書きを行うための第一,第二の電気接点T1,T2をカード搬送路6におけるカード送り方向の上流側と下流側に離間させて設け(図2参照)、カード搬送路6に挿入されたカード5のICチップ13が第一の電気接点T1と接触した状態でデータの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカード5を直ちにカード挿入口4から排出する一方、第一の電気接点T1による読み込み不良が検知された場合には、カード5に更に送りを掛けてICチップ13が第二の電気接点T2と接触する位置にカード5を位置決めした状態で第ニの電気接点T2を介してデータの読み書きを再試行するようにしているので、仮に、第一の電気接点T1によるデータの読み書きが行なえない状況下にあっても、第二の電気接点T2を利用してデータの読み書きを完結させることができる。
この結果、データの読み込みや書き込みのエラーの発生確率が実質的に軽減され、カード利用者は、ICカードリーダ・ライタ1の故障修理等で待たされることなくカード5を効率よく利用することが可能となり、カード使用の利便性が向上する。
【0078】
また、第一の電気接点T1をICチップ13に接続した状態で読み込み不良が検知され且つ第二の電気接点T2をICチップに接続した状態で読み込み不良が検知されなかった場合には、第一の電気接点T1の異常を示すアラームを行内のホストコンピュータ等の上位装置に送信してディスプレイ等に異常を表示し、ICカードリーダ・ライタ1の管理者に直接的に知らせるようにしているので、第一の電気接点T1の清掃,補修,交換等の作業を早急に実施することが可能となり、装置のメンテナンスの容易化が実現される。
しかも、第一,第二の電気接点T1,T2を利用したデータの読み書きで共に読み込み不良が検知された場合には、カード5の異常を示すアラームを出力してICカードリーダ・ライタ1それ自体もしくはICカードリーダ・ライタ1を実装したATM等に実装したスピーカ26によりカード利用者にカード5の異常を直接的に知らせるようにしているので、読み込み不良の原因がICカードリーダ・ライタ1の側にあるのかカード5の損傷や劣化にあるのかをICカードリーダ・ライタ1側の処理で自動的に特定することができる。
【0079】
特に、この実施形態では、第一の電気接点T1が正常に機能している場合、つまり、第二の電気接点T2を特に使用する必要のない場合であっても、データの読み込み回数を計数するカウンタCnの値を参照することにより、C0回に一度の割合で第二の電気接点T2の異常の有無を判定しているので、長時間使用されない第二の電気接点T2に汚れや経年変化等による異常が生じた場合であっても、これを的確に検出して第ニの電気接点T2の異常を示すアラームを行内のホストコンピュータ等の上位装置に送信してディスプレイ等に表示し、管理者にICカードリーダ・ライタ1のメンテナンスを実施させることができる。
しかも、第二の電気接点T2のみに異常が検出された場合にあっては、冗長処理制限手段Fが冗長処理実行手段Dの作動を禁止し、ICチップ13が第一の電気接点T1と接触する位置を越えるようなカード5の送りが非実行となるようにしているので(図11参照)、管理者がICカードリーダ・ライタ1の背面のアクセスパネル等を開いて第二の電気接点T2の補修や交換作業を行う間も利用者によるICカードリーダ・ライタ1の使用は可能であり(この場合、第1の電気接点T1のみが使用されることになり、第1の電気接点T1に異常が生じても第2の電気接点T2を利用したリトライ処理は実行されない)、利用者側におけるカード使用の利便性が一層向上する。
なお、一旦セットされた冗長処理禁止フラグFsは、補修や交換作業を終えた管理者がICカードリーダ・ライタ1内の操作盤23を操作してCPU14にリセット信号を入力することで解除することが可能である。
この実施形態では、データの読み込み回数を計数して設定値C0と比較することで略定期的に第二の電気接点T2の異常の有無を判定するようにしているが、第二の電気接点T2の異常の有無を判定するタイミングは時間の関数として設定するように構成してもよい。例えば、クロック制御用の発信器等を利用して構成されるタイマによってICカードリーダ・ライタ1の稼働時間を計測し、一定の時間が経過する毎に第二の電気接点T2の異常の有無を自動的に判定するといったことが可能である。
何れも第二の電気接点T2の異常の有無を略周期的に判定する構成であり、カード5をカード搬送路6の後方まで送る操作を頻繁に行なう必要はないので、利用者側のカード使用の利便性に悪影響を与える心配はない。
【0080】
この実施形態では2つのカード先端検出センサS2,S3を併用しているが、カード先端検出センサS3を省略してカード先端検出センサはS2のみとすることも可能である。
そうした場合は、カード先端検出センサS2の位置を基準とし、カード5の先端がカード先端検出センサS2の位置に達してからカード5のICチップ13が第一の電気接点T1の直下に到達するまでに必要とされる搬送モータMの回転数に相当するフィードバックパルスの値C1と、カード5の先端がカード先端検出センサS2の位置に達してからカード5のICチップ13が第二の電気接点T2の直下に到達するまでに必要とされる搬送モータMの回転数に相当するフィードバックパルスの値を利用してカード5の位置決め制御を行うことになる。
なお、搬送モータM1のフィードバック制御を行なわない構成にあってはパルスコーダPからのフィードバックパルスはカウントできないので、CPU14からドライバ18に出力される駆動指令パルスの数それ自体をカウントするように構成する。
【0081】
また、前述した実施形態とは逆に、カード搬送路6に挿入されたカード5のICチップ13を最初に第二の電気接点T2と接触させてデータの読み書きが適切に行なえるか否かを判定し、データの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカード5を直ちにカード挿入口4から排出する一方、第二の電気接点T2による読み込み不良が検知された場合には、カード5に逆方向の送りを掛けてICチップ13が第一の電気接点T1と接触する位置にカード5を位置決めした状態で第一の電気接点T1を介してデータの読み書きを再試行するような構成とすることも可能である。この場合、第一,二の電気接点T1,T2のうち何れのものを先にカード5のICチップ13に接触させるかによってカード5の送り方向に違いが生じるが、全体的な処理動作の流れは前述した実施形態の場合と同等である。
【0082】
また、第一,二の電気接点T1,T2に加えて更に冗長的に電気接点を搭載する構成を採用してもよい。
【産業上の利用可能性】
【0083】
本発明は、ATM(Automatic Teller Machine)を始めICカードリーダ・ライタを実装する様々な機器に適用が可能である。
【符号の説明】
【0084】
1 ICカードリーダ・ライタ
2 制御部
3 ケーシング
4 カード挿入口
5 カード
6 カード搬送路
7,8,9,10 搬送ローラ(カード搬送手段の一部)
11,12 タイミングベルト(カード搬送手段の一部)
13 ICチップ
14 マイクロプロセッサ(読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段)
15 リード・オンリー・メモリ
16 ランダム・アクセス・メモリ
17 不揮発性メモリ
18 ドライバ
19 入出力回路
20,21,22 A/D変換回路
23 操作盤
24,24a,24b IC通信回路
25,25a,25b IC通信ファームウェア
26 スピーカ(警告手段)
27 音声合成回路
28 入出力インターフェイス
A カード搬送手段
B 読込異常評価手段
C 通常処理実行手段
D 冗長処理実行手段
E 主制御手段
F 冗長処理制限手段
G ICカードリーダ・ライタもしくはICカードリーダ・ライタを実装した装置の警告手段
H ICカードリーダ・ライタに接続した上位装置の警告手段
M 搬送モータ(カード搬送手段の一部)
P パルスコーダ
S1 カード挿入検出センサ
S2,S3 カード先端検出センサ
T1 第一の電気接点
T2 第二の電気接点
T 作動時間制限タイマ
C0 第一の電気接点が正常に機能している状況下で略定期的に第二の電気接点の異常の有無を確認する処理を実行するための設定値
C1 カードの先端がカード先端検出センサS2の位置に達してからカードのICチップが第一の電気接点の直下に到達するまでに必要とされる搬送モータの回転数に相当するフィードバックパルスの値
C2 カードの先端がカード先端検出センサS3の位置に達してからカードのICチップが第二の電気接点の直下に到達するまでに必要とされる搬送モータの回転数に相当するフィードバックパルスの値
Cp パルスコーダからのフィードバックパルスを計数するカウンタ
Cn 読込異常評価手段が読み込み不良を検知しないデータの読み込み回数を計数するためのカウンタ
Fs 冗長処理禁止フラグ
【技術分野】
【0001】
本発明は、ICカードリーダ・ライタおよびICカードリーダ・ライタとカードの不具合検出方法に関する。
【背景技術】
【0002】
カード搬送路に取りこんだカードのICチップを電気接点に接触させてデータの読み込みや書き込みを行うようにしたICカードリーダ・ライタが既に公知である。
【0003】
この種のICカードリーダ・ライタでは、カード搬送路内の電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によってデータの読み込みや書き込みが正常に行えなく場合があり、更に、正常な読み込みや書き込みが行えなくなった場合には、その原因がICカードリーダ・ライタの故障にあるのか、あるいは、カードの損傷や劣化に起因するものであるのかを特定することが難しいといった不都合があった。
【0004】
また、ICカードリーダ・ライタとは直接的には関連しないが、磁気カードからのデータの読み込み不良で生じるカード処理所要時間の増長を抑制するための技術として、特許文献1に開示される磁気カード読取装置がある。
特許文献1に開示される磁気カード読取装置は、カード搬送路の上流側と下流側に離間させて主読取ヘッドと副読取ヘッドを配置した構成を有するが、このものは、主読取ヘッドによる磁気データの読み込みに失敗した際にカードに更なる送りを掛けて副読取ヘッドによる磁気データの読み込みを再試行するものに過ぎない。
つまり、通常のリトライ処理に必要とされるカードの逆搬送を省略することによってデータの読み込み不良に伴うカード処理所要時間の増長を抑制するものであり、主読取ヘッドや副読取ヘッドの故障を検出して外部に出力したり磁気カードの異常を検出したりする機能は全く備えていない。
【0005】
磁気ストライプ読取装置等におけるデータの読み込み不良それ自体を検出するための手段としては、例えば、特許文献2に示されるように、装置に読み込まれるデータを所定周期毎にサンプリングし、信号の振幅値やビット長のデータに基いて異常の有無を検知し、その結果を上位装置に送信するようにしたものが公知である。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平4−329497号公報(段落0009,図2)
【特許文献2】特開平10−3601号公報(段落0005)
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、カード搬送路内の電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によって生じるデータの読み込みや書き込みのエラーの発生確率を実質的に軽減してカード利用者の利便性を高め、更に、読み込みや書き込みのエラーが生じた場合にあっては、その原因がICカードリーダ・ライタにあるのか、あるいは、カードの損傷や劣化に起因するものであるのかを装置側の処理で自動的に特定して、装置のメンテナンスを容易化することのできるICカードリーダ・ライタおよびICカードリーダ・ライタとカードの不具合検出方法を提供することにある。
【課題を解決するための手段】
【0008】
本発明のICカードリーダ・ライタは、ICチップを内蔵したカードが搬送されるカード搬送路と、カードのICチップと接触してデータの読み書きを行うために前記カード搬送路内に設置された電気接点と、前記カード搬送路に挿入されたカードに送りを掛けるカード搬送手段と、カードのICチップが前記電気接点と接触した際に前記電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する読込異常評価手段とを備えたICカードリーダ・ライタであり、前記目的を達成するため、特に、
カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点を前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて設置すると共に、
前記カード搬送手段を正転駆動して前記ICチップが前記第一の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する通常処理実行手段と、
前記カード搬送手段を正転駆動して前記ICチップが前記第二の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する冗長処理実行手段と、
前記通常処理実行手段を作動させ、該通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合にはカードの異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出する主制御手段を備えたことを特徴とする構成を有する。
【0009】
また、本発明によるICカードリーダ・ライタとカードの不具合検出方法は、カード搬送路に挿入されたカードに送りを掛けてカードのICチップをカード搬送路内の電気接点と接触させ、前記電気接点を介してICチップに対するデータの読み書きを行なうICカードリーダ・ライタとカードの不具合検出方法であり、前記と同様の目的を達成するため、特に、
カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点を予め前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて固定設置しておき、
カード搬送路に挿入されたカードのICチップが第一の電気接点と接触する位置までカードに送りを掛けて位置決めを行い、前記第一の電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、データの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、更に、前記ICチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、カードの異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出することを特徴とした構成を有する。
【発明の効果】
【0010】
本発明のICカードリーダ・ライタおよびICカードリーダ・ライタとカードの不具合検出方法は、カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点をカード搬送路におけるカード送り方向の上流側と下流側に離間させて設け、カード搬送路に挿入されたカードのICチップが第一の電気接点と接触した状態でデータの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカードの送り方向と逆行する向きに送りを掛けてカードを直ちに排出する一方、読み込み不良が検知された場合には、更に、ICチップが第二の電気接点と接触する位置までカードに送りを掛けて位置決めを行って第ニの電気接点を介してデータの読み書きを行なうようにしているので、仮に、第一の電気接点によるデータの読み書きが行なえない状況下にあっても、第二の電気接点を利用してデータの読み書きを完結させることができ、電気接点に対するゴミや汚れの付着あるいは電気接点の磨耗等によって生じるデータの読み込みや書き込みのエラーの発生確率を実質的に軽減してカード利用者の利便性を高めることができる。
また、第一の電気接点をICチップに接続した状態で読み込み不良が検知され且つ第二の電気接点をICチップに接続した状態で読み込み不良が検知されなかった場合には第一の電気接点の異常を示すアラームを出力する一方、第一,第二の電気接点を利用したデータの読み書きで共に読み込み不良が検知された場合には、カードの異常を示すアラームを出力するようにしているので、読み込み不良の原因がICカードリーダ・ライタにあるのかカードの損傷や劣化にあるのかを装置側の処理で自動的に特定して装置のメンテナンスを容易化することができる。
【図面の簡単な説明】
【0011】
【図1】本発明を適用した一実施形態のICカードリーダ・ライタの主要部の構成について簡略化して示した機能ブロック図である。
【図2】同実施形態におけるICカードリーダ・ライタの機械的な構成について簡略化して示した概念図である。
【図3】同実施形態におけるICカードリーダ・ライタの制御部の構成について簡略化して示したブロック図である。
【図4】第一,第二の電気接点とIC通信回路との接続状態の一例を示した概念図である。
【図5】第一,第二の電気接点とIC通信回路との接続状態の他の一例を示した概念図である。
【図6】第一,第二の電気接点とIC通信回路との接続状態の更に他の一例を示した概念図である。
【図7】同実施形態の読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートである。
【図8】同実施形態の読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図9】同実施形態の読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図10】同実施形態の読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段として機能するマイクロプロセッサの処理動作の概要を示したフローチャートの続きである。
【図11】第一の電気接点の直下にカードのICチップを位置決めした状態について簡略化して示した概念図である。
【図12】第ニの電気接点の直下にカードのICチップを位置決めした状態について簡略化して示した概念図である。
【発明を実施するための形態】
【0012】
次に、本発明を実施するための形態について一例を挙げ、図面を参照して具体的に説明する。
【0013】
図1は本発明を適用した一実施形態のICカードリーダ・ライタ1の主要部の構成について簡略化して示した機能ブロック図である。
【0014】
この実施形態のICカードリーダ・ライタ1は、図示を省略したカード搬送路に沿って送られるカードのICチップと接触してデータの読み書きを行うためにカード搬送路内に設置された第一の電気接点T1および第二の電気接点T2と、カード搬送路に挿入されたカードに送りを掛けるためのカード搬送手段Aと、カードのICチップが第一の電気接点T1や第二の電気接点T2と接触した際に此れらの電気接点を介して読み書きされる信号を評価し、データの読み込み不良の有無を検知するための読込異常評価手段Bを備える。
【0015】
カード搬送手段Aおよび読込異常評価手段Bの構成については既に様々なものが公知である。
【0016】
カードのICチップと接触する第一の電気接点T1と第二の電気接点T2は同等の構成を有し、このうち第一の電気接点T1がカード搬送路におけるカード送り方向の上流側に設置される一方、第二の電気接点T2は相対的にカード搬送路におけるカード送り方向の下流側に設置されている。
【0017】
通常処理実行手段Cは、カード搬送手段Aを正転駆動してICチップが第一の電気接点T1と接触する位置にカードを位置決めした状態で読込異常評価手段Bを起動し、冗長処理実行手段Dは、カード搬送手段Aを正転駆動してICチップが第二の電気接点T2と接触する位置にカードを位置決めした状態で読込異常評価手段Bを起動する。
【0018】
主制御手段Eは、通常処理実行手段Cを作動させ、通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知しなければ、データの読み書き処理終了後にカード搬送手段Aを逆転駆動してカード搬送路からカードを排出する一方、通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知した場合には、更に、冗長処理実行手段Dを作動させる。
そして、冗長処理実行手段Dで起動された読込異常評価手段Bが読み込み不良を検知しなければ、主制御手段Eは、第一の電気接点T1の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカード搬送手段Aを逆転駆動してカード搬送路からカードを排出する一方、冗長処理実行手段Dで起動された読込異常評価手段Bが読み込み不良を検知した場合には、カードの異常を示すアラームを出力すると共にカード搬送手段Aを逆転駆動してカード搬送路からカードを排出する。
【0019】
第二の電気接点T2,冗長処理実行手段D,主制御手段Eは本実施形態に固有の構成要素である。
【0020】
この実施形態のICカードリーダ・ライタ1は、更に、通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知しない状態が予め設定されたデータ読み込み回数もしくは予め設定された時間に亘って継続したときに、通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知しない状態下で冗長処理実行手段Dを作動させ、冗長処理実行手段Dで起動された読込異常評価手段Bが読み込み不良を検知しなければカード搬送手段Aを逆転駆動してカード搬送路からカードを排出する一方、冗長処理実行手段Dで起動された読込異常評価手段Bが読み込み不良を検知した場合には第二の電気接点T2の異常を示すアラームを出力すると共にカード搬送手段Aを逆転駆動してカード搬送路からカードを排出し、冗長処理実行手段Dの作動を禁止する冗長処理制限手段Fを備えている。
【0021】
冗長処理制限手段Fも本実施形態に固有の構成要素である。
【0022】
そして、主制御手段Eからカードの異常を示すアラームが出力された場合には、ICカードリーダ・ライタ1それ自体もしくはICカードリーダ・ライタ1を実装した装置、例えば、ATM(Automatic Teller Machine)等に実装された警告手段Gを作動させてカード利用者にカードの異常を知らせる。
また、主制御手段Eからカードの異常を示すアラームを除いた他のアラーム、つまり、第一の電気接点T1の異常を示すアラームもしくは第二の電気接点T2の異常を示すアラームが出力された場合には、ICカードリーダ・ライタ1に接続した上位装置、例えば、ATMを設置した行内のホストコンピュータ等に実装された警告手段Hを作動さて装置の管理者にICカードリーダ・ライタ1の異常を知らせるようになっている。
【0023】
図2は同実施形態におけるICカードリーダ・ライタ1の機械的な構成について簡略化して示した概念図、また、図3は同実施形態におけるICカードリーダ・ライタ1に内蔵された制御部2の構成について簡略化して示したブロック図である。
【0024】
この実施形態のカードリーダ・ライタ1は、ケーシング3の側面に穿設されたカード挿入口4から挿入されたカード5を取り込むためのカード搬送路6を備える。
【0025】
図1の機能ブロック図に示したカード搬送手段Aは、具体的には、図2に示されるように、カード搬送路6の下面側に回動自在に軸支して取り付けられた搬送ローラ7,8、および、搬送ローラ7,8を同期回転させるためのタイミングベルト11と、カード搬送路6の上面側から搬送ローラ7,8に圧接するようにして回動自在に軸支された搬送ローラ9,10、ならびに、タイミングベルト12を介して搬送ローラ9を回転させる搬送モータMによって構成される。
搬送モータMを正転駆動すると、カード5がカード搬送路6の上流側から下流側に向かう方向、つまり、図2中で左から右に向かう方向の送りがカード5に掛けられ、搬送モータMを逆転駆動すると、カード挿入口4からカード5を排出する方向の送り即ち図2中で右から左に向かう方向の送りがカード5に掛けられるようになっている。
【0026】
カード5に内蔵されたICチップ13には、カード利用者の個人情報等を初めとする様々な情報が記憶されている。
【0027】
カード5のICチップ13と接触してデータの読み書きを行うための第一の電気接点T1は、図2に示されるように、カード搬送路6におけるカード送り方向の上流側に設置され、同様の機能を有する第二の電気の電気接点T2は、相対的に、カード搬送路6におけるカード送り方向の下流側に設置されている。
【0028】
カード挿入検出センサS1はカード挿入口4から手動で挿入されるカード5の先端を検出する位置に設置され、カード先端検出センサS2,S3の各々は共に第一,第二の電気接点T1,T2よりも僅かにカード搬送路6におけるカード送り方向の上流側に設置されている。
【0029】
ICカードリーダ・ライタ1に内蔵された制御部2の主要部は、図3に示されるように、演算処理用のマイクロプロセッサ14(以下、CPU14という)と、CPU14の制御プログラムを格納したリード・オンリー・メモリ15(以下、ROM15という)、および、データの一時記憶に利用されるランダム・アクセス・メモリ16(以下、RAM16という)と、各種のパラメータを記憶した不揮発性メモリ17によって構成される。
【0030】
カード搬送手段Aの一部を構成する搬送モータMは、ドライバ18を介してCPU14によって駆動制御され、搬送モータMの回転を検出するパルスコーダPからのフィードバックパルスが入出力回路19を介してCPU14に読み込まれるようになっている。
【0031】
カード挿入検出センサS1およびカード先端検出センサS2,S3からの信号は、各々のA/D変換回路20,21,22と入出力回路19を介してCPU14に読み込まれる。なお、符号23はCPU14にリセット信号を入力するための操作盤である。
【0032】
IC通信回路24は、第一,第二の電気接点T1,T2がカード5のICチップ13と接触した状態でCPU14がICチップ13に対してデータの読み書きを行なう際のインターフェイスとして機能する。
【0033】
この実施形態では、図3および図4に示すように、1つのIC通信回路24に対して第一,第二の電気接点T1,T2を並列的に接続し、読込異常評価手段Bとして機能するIC通信ファームウェア25(CPU14が実行するアプリケーションプログラム)によってデータの読み込み不良の有無を検知するようにしているが、図5に示すように、第一,第二の電気接点T1,T2毎のIC通信回路24a,24bを設けるようにしてもよい。
第一,第二の電気接点T1,T2毎のIC通信回路24a,24bを設けた場合には、更に、図6に示すようにして、IC通信回路24a,24b毎のIC通信ファームウェア25a,25bを設けるようにしてもよい。
なお、アプリケーションプログラムであるIC通信ファームウェア25は不揮発性メモリ17に予めインストールされている。
【0034】
ICカードリーダ・ライタ1に内蔵されたスピーカ26はICカードリーダ・ライタ本体の警告手段Gとして機能するもので、CPU14で制御される音声合成回路27に接続され、カード利用者にカードの異常を音声出力によって知らせるようになっている。
【0035】
入出力インターフェイス28は、行内のホストコンピュータ等の上位装置に接続するためのインターフェイスであり、ICチップ13から読み込んだデータを上位装置に送信したり上位装置からのデータを受信したりする他、上位装置に対するアラーム信号の送信等にも利用される。
【0036】
図7〜図10は読込異常評価手段B,通常処理実行手段C,冗長処理実行手段D,主制御手段E,冗長処理制限手段Fとして機能するCPU14の処理動作の概要を示したフローチャートである。
【0037】
次に、図7〜図10を参照して本実施形態のICカードリーダ・ライタ1の全体的な動作について具体的に説明する。
【0038】
ICカードリーダ・ライタ1に電源が投入されると、主制御手段Eとして機能するCPU14は、まず、カード挿入検出センサS1からのカード検出信号の入力を待つ待機状態に入る(ステップa1)。
【0039】
そして、利用者がカード5の先端をICカードリーダ・ライタ1のカード挿入口4に挿入し、カード5の先端がカード挿入検出センサS1の位置に達すると、カード挿入検出センサS1からカード検出信号が出力され、主制御手段Eとして機能するCPU14がステップa1の判定処理でカード5の挿入を検知する。
【0040】
次いで、主制御手段Eとして機能するCPU14は、クロック制御用の発信器等を利用して構成される作動時間制限タイマTに搬送モータMの駆動許容時間(例えば数秒)をセットする(ステップa2)。
【0041】
そして、通常処理実行手段Cとして機能するCPU14が、カード搬送手段Aの駆動源となる搬送モータMの正転駆動を開始させ(ステップa3)、カード先端検出センサS2がカード5の先端を検知するか(ステップa4)、または、作動時間制限タイマTによる駆動許容時間の計時が完了するまでの間(ステップa5)、搬送モータMの正転駆動を継続する。
【0042】
ここで、仮に、カード先端検出センサS2がカード5の先端を検知することなく作動時間制限タイマTによる駆動許容時間の計時が完了した場合、つまり、ステップa4の判定結果が真となることなくステップa5の判定結果が真となった場合には、カード挿入口4に一旦は挿入されたカード5が利用者の意図によって抜き取られたことを意味するので、主制御手段Eとして機能するCPU14は、搬送モータMの正転駆動を停止し(ステップa6)、改めて初期の待機状態に復帰する。
【0043】
一方、作動時間制限タイマTによる駆動許容時間の計時が完了することなくカード先端検出センサS2がカード5の先端を検知した場合、つまり、ステップa5の判定結果が真となることなくステップa4の判定結果が真となった場合には、搬送モータMでタイミングベルト12を介して回転駆動される搬送ローラ9,7の間にカード5の先端が確実に挟み込まれてカード5にカード送り方向の送りが適切に掛けられ、カード5の先端がカード先端検出センサS2の位置にまで到達してカード5が完全にケーシング3内に取り込まれ、利用者によるカード5の抜き取りが不可能になったことを意味する。
【0044】
従って、このようにしてステップa4の判定結果が真となった場合には、通常処理実行手段Cとして機能するCPU14がカウンタCpの値を一旦0に初期化し(ステップa7)、カウンタCpによるフィードバックパルスの計数処理を改めて開始して(ステップa8)、カウンタCpの値が設定値C1に達するまで待機する(ステップa9)。
カウンタCpは、パルスコーダPからのフィードバックパルスを計数するためのカウンタである。また、設定値C1はカード5の先端がカード先端検出センサS2の位置に達してからカード5のICチップ13が第一の電気接点T1の直下に到達するまでに必要とされる搬送モータMの回転数に相当するフィードバックパルスの値である。
【0045】
そして、ステップa9の判定結果が偽となってカウンタCpの値が設定値C1に達し、カード5のICチップ13が第一の電気接点T1の直下に到達したことが確認されると、通常処理実行手段Cとして機能するCPU14が、搬送モータMの正転駆動を停止させて第一の電気接点T1の直下にカード5のICチップ13を位置決めし(ステップa10/図11参照)、読込異常評価手段Bを起動する。
【0046】
そして、読込異常評価手段Bとして機能するCPU14、つまり、IC通信ファームウェア25を実行するCPU14が、カード5のICチップ13と接触した第一の電気接点T1を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する(ステップa11)。
なお、ICカードリーダ・ライタ1がカード5のICチップ13に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理もステップa11の処理で読み込み不良の検知と並行して行われるが、データ自体の取り扱いに関しては既に公知であるので、ここでは特に説明しない。
【0047】
次いで、主制御手段Eとして機能するCPU14は、読込異常評価手段Bがデータの読み込み不良を検知したか否かを判定し(ステップa12)、データの読み込み不良がなければ、第一の電気接点T1が正常に機能していることを示す信号を入出力インターフェイス28を介して行内のホストコンピュータ等の上位装置に送信する(ステップa15)。
なお、ステップa11の処理で読み込んだカード利用者の個人情報等のデータもステップa15の処理で上位装置に送信される。
【0048】
次いで、冗長処理制限手段Fとして機能するCPU14がカウンタCnの値を1インクリメントし(ステップa16)、カウンタCnの値が設定値C0に達しているか否かを判定する(ステップa17)。
カウンタCnは通常処理実行手段Cで起動された読込異常評価手段Bが読み込み不良を検知しないデータの読み込み回数を計数するためのカウンタである。また、設定値C0は、第一の電気接点T1が正常に機能している状態つまり第二の電気接点T2を特に使用する必要のない状況下で略定期的に第二の電気接点T2の異常の有無を確認する処理を実行するための設定値であり、例えば、数百といった値が設定されている。
【0049】
カウンタCnの値が設定値C0に達していない場合つまりステップa17の判定結果が真となった場合には、この時点では未だ第二の電気接点T2の異常の有無を確認する必要がないことを意味するので、主制御手段Eとして機能するCPU14は、クロック制御用の発信器等を利用して構成される作動時間制限タイマTに搬送モータMの駆動許容時間(例えば数秒よりも多少長い時間)をセットし(ステップa26)、カード搬送手段Aの駆動源となる搬送モータMの逆転駆動を開始させ(ステップa27)、作動時間制限タイマTによる駆動許容時間の計時が完了するまでの間(ステップa28)、タイミングベルト12を介してカード搬送手段Aの搬送ローラ9,7,8,10を逆転駆動し、カード搬送路6からカード5を排出する方向の送りを掛けて、カード挿入口4からカード5を突出させた状態で搬送モータMの逆転駆動を停止させる(ステップa29)。
【0050】
次いで、利用者がカード挿入口4からカード5を抜き取ると、カード挿入検出センサS1からの検出信号がオフの状態となり(ステップa30)、カード5の抜き取りを確認したCPU14が、初期の待機状態に復帰する(ステップa1)。
【0051】
一方、ステップa17の判定結果が偽となってカウンタCnの値が設定値C0に達したことが確認された場合には、第二の電気接点T2の異常の有無を確認すべき時期に達していることを意味するので、冗長処理制限手段Fとして機能するCPU14は、冗長処理実行手段Dを強制的に作動させて、第二の電気接点T2の異常の有無を確認する処理を開始する。
【0052】
この場合、冗長処理実行手段Dとして機能するCPU14は、まず、カード搬送手段Aの駆動源となる搬送モータMの正転駆動を開始させ(ステップa32)、カード先端検出センサS3がカード5の先端を検知するまでの間(ステップa33)、搬送モータMの正転駆動を継続する。
【0053】
そして、カード先端検出センサS3がカード5の先端を検知してステップa33の判定結果が真となると、カード搬送手段Aの主要部を構成する搬送ローラ9,7,8,10によってカード5にカード送り方向の送りが適切に掛けられた状態でカード5の先端がカード先端検出センサS3の位置にまで到達する。
【0054】
次いで、冗長処理実行手段Dとして機能するCPU14は、パルスコーダPからのフィードバックパルスを計数するカウンタCpの値を一旦0に初期化し(ステップa34)、カウンタCpによるフィードバックパルスの計数処理を改めて開始して(ステップa35)、カウンタCpの値が設定値C2に達するまで待機する(ステップa36)。
設定値C2はカード5の先端がカード先端検出センサS3の位置に達してからカード5のICチップ13が第二の電気接点T2の直下に到達するまでに必要とされる搬送モータMの回転数に相当するフィードバックパルスの値である。
【0055】
そして、ステップa36の判定結果が偽となってカウンタCpの値が設定値C2に達し、カード5のICチップ13が第二の電気接点T2の直下に到達したことが確認されると、冗長処理実行手段Dとして機能するCPU14が、搬送モータMの正転駆動を停止させて第ニの電気接点T2の直下にカード5のICチップ13を位置決めし(ステップa37/図12参照)、読込異常評価手段Bを起動する。
【0056】
そして、読込異常評価手段Bとして機能するCPU14、つまり、IC通信ファームウェア25を実行するCPU14が、カード5のICチップ13と接触した第ニの電気接点T2を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する(ステップa38)。
なお、ICカードリーダ・ライタ1がカード5のICチップ13に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理は既にステップa11の処理で完了しているので、この段階で実行されるのは、第ニの電気接点T2の異常の有無を調べるために必要とされるデータの読み込み不良のチェックのみである。ステップa12の判定結果は偽となっており、第一の電気接点T1が正常に機能している状況下にあるため、本来的に行なうべきデータの読み込みや書き込みは不要である。
【0057】
次いで、冗長処理制限手段Fとして機能するCPU14は、読込異常評価手段Bがデータの読み込み不良を検知したか否かを判定する(ステップa39)。
【0058】
そして、データの読み込み不良がなければ、冗長処理制限手段Fとして機能するCPU14は、カウンタCnの値を改めて0に初期化し(ステップa42)、クロック制御用の発信器等を利用して構成される作動時間制限タイマTに搬送モータMの駆動許容時間(例えば数秒よりも多少長い時間)をセットし(ステップa26)、カード搬送手段Aの駆動源となる搬送モータMの逆転駆動を開始させ(ステップa27)、作動時間制限タイマTによる駆動許容時間の計時が完了するまでの間(ステップa28)、タイミングベルト12を介してカード搬送手段Aの搬送ローラ9,7,8,10を逆転駆動し、カード搬送路6からカード5を排出する方向の送りを掛けて、カード挿入口4からカード5を突出させた状態で搬送モータMの逆転駆動を停止させる(ステップa29)。
【0059】
次いで、利用者がカード挿入口4からカード5を抜き取ると、カード挿入検出センサS1からの検出信号がオフの状態となり(ステップa30)、カード5の抜き取りを確認したCPU14が、初期の待機状態に復帰する(ステップa1)。
【0060】
一方、冗長処理実行手段Dで起動された読込異常評価手段Bがデータの読み込み不良を検知した場合、つまり、ステップa39の判定結果が真となった場合には、既にステップa11の処理で第一の電気接点T1によるデータの読み込みや書き込みが適切に行われているにも関わらず、第二の電気接点T2によるデータの読み込みで異常が生じていること、すなわち、読み込み異常の原因が第一の電気接点T1でもカード5のICチップ13でもなく第二の電気接点T2にあることを意味するので、冗長処理制限手段Fとして機能するCPU14は、第二の電気接点T2の異常を示すアラームを入出力インターフェイス28を介して行内のホストコンピュータ等の上位装置に送信し、上位装置に実装された警告手段Hたとえばディスプレイ等に第二の電気接点T2に異常が生じていることを示す旨のガイダンスメッセージを表示してICカードリーダ・ライタ1の管理者に第二の電気接点T2の異常を知らせる(ステップa40)。
【0061】
そして、冗長処理制限手段Fとして機能するCPU14は、冗長処理実行手段Dの作動を禁止する冗長処理禁止フラグFsを不揮発性メモリ17にセットし(ステップa41)、前記と同様にしてステップa42,ステップa26〜ステップa30の処理を実行して、カード搬送手段Aの逆転駆動でカード5をカード挿入口4から排出した後、初期の待機状態に復帰する(ステップa1)。
【0062】
これに対し、ステップa12の判定結果が真となった場合、つまり、第一の電気接点T1を使用して行われるカード5のICチップ13からの最初のデータの読み込み時点において通常処理実行手段Cにより起動された読込異常評価手段Bによってデータの読み込み異常が検知された場合には、まず、冗長処理制限手段Fとして機能するCPU14が、不揮発性メモリ17にアクセスし、この時点で既に冗長処理禁止フラグFsがセットされているか否かを判定する(ステップa13)。
【0063】
そして、冗長処理禁止フラグFsがセットされておらず、冗長処理実行手段Dの作動が許容されていれば、主制御手段Eとして機能するCPU14が、冗長処理実行手段Dを作動させる。
【0064】
この場合、冗長処理実行手段Dとして機能するCPU14は、まず、カード搬送手段Aの駆動源となる搬送モータMの正転駆動を開始させ(ステップa14)、カード先端検出センサS3がカード5の先端を検知するまでの間(ステップa18)、搬送モータMの正転駆動を継続する。
【0065】
そして、カード先端検出センサS3がカード5の先端を検知してステップa18の判定結果が真となると、カード搬送手段Aの主要部を構成する搬送ローラ9,7,8,10によってカード5にカード送り方向の送りが適切に掛けられた状態でカード5の先端がカード先端検出センサS3の位置にまで到達する。
【0066】
次いで、冗長処理実行手段Dとして機能するCPU14は、パルスコーダPからのフィードバックパルスを計数するカウンタCpの値を一旦0に初期化し(ステップa19)、カウンタCpによるフィードバックパルスの計数処理を改めて開始して(ステップa20)、カウンタCpの値が設定値C2に達するまで待機する(ステップa21)。
【0067】
そして、ステップa21の判定結果が偽となってカウンタCpの値が設定値C2に達し、カード5のICチップ13が第二の電気接点T2の直下に到達したことが確認されると、冗長処理実行手段Dとして機能するCPU14が、搬送モータMの正転駆動を停止させて第ニの電気接点T2の直下にカード5のICチップ13を位置決めし(ステップa22/図12参照)、読込異常評価手段Bを起動する。
【0068】
そして、読込異常評価手段Bとして機能するCPU14、つまり、IC通信ファームウェア25を実行するCPU14が、カード5のICチップ13と接触した第ニの電気接点T2を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する(ステップa23)。
なお、この場合は、第一の電気接点T1を使用して行われるカード5のICチップ13からの最初のデータの読み込み時点においてデータの読み込み異常が発生しており、ICチップ13に対するデータの読み書きは適切に行なわれていない。
従って、ICカードリーダ・ライタ1がカード5のICチップ13に対して本来的に行なうべきデータの読み込みや書き込み、例えば、カード利用者の個人情報の読み込み等の処理もステップa23の処理において読み込み不良の検知と並行してリトライ処理として再試行されることになる。
【0069】
次いで、主制御手段Eとして機能するCPU14は、読込異常評価手段Bがデータの読み込み不良を検知したか否かを判定する(ステップa24)。
【0070】
そして、データの読み込み不良がなければ、第二の電気接点T2によるデータの読み込みが適切に行なわれているにも関わらず第一の電気接点T1によるデータの読み込みや書き込みが失敗していることを意味するので、主制御手段Eとして機能するCPU14は、第一の電気接点T1の異常を示すアラームを入出力インターフェイス28を介して行内のホストコンピュータ等の上位装置に送信し、上位装置に実装された警告手段Hたとえばディスプレイ等に、第一の電気接点T1に異常が生じていることを示す旨のガイダンスメッセージを表示してICカードリーダ・ライタ1の管理者に第一の電気接点T1の異常を知らせる(ステップa31)。
なお、ステップa23の処理でリトライして読み込んだカード利用者の個人情報等もステップa31の処理で上位装置に送信される。
【0071】
次いで、主制御手段Eとして機能するCPU14は、クロック制御用の発信器等を利用して構成される作動時間制限タイマTに搬送モータMの駆動許容時間(例えば数秒よりも多少長い時間)をセットし(ステップa26)、カード搬送手段Aの駆動源となる搬送モータMの逆転駆動を開始させ(ステップa27)、作動時間制限タイマTによる駆動許容時間の計時が完了するまでの間(ステップa28)、タイミングベルト12を介してカード搬送手段Aの搬送ローラ9,7,8,10を逆転駆動し、カード搬送路6からカード5を排出する方向の送りを掛けて、カード挿入口4からカード5を突出させた状態で搬送モータMの逆転駆動を停止させる(ステップa29)。
【0072】
次いで、利用者がカード挿入口4からカード5を抜き取ると、カード挿入検出センサS1からの検出信号がオフの状態となり(ステップa30)、カード5の抜き取りを確認したCPU14が、初期の待機状態に復帰する(ステップa1)。
【0073】
一方、冗長処理実行手段Dで起動された読込異常評価手段Bがデータの読み込み不良を検知した場合、つまり、ステップa24の判定結果が真となった場合には、第一の電気接点T1によるデータの読み込みや書き込みにも第ニの電気接点T2によるデータの読み込みや書き込みにも異常が生じていること、すなわち、読み込み異常の原因が第一の電気接点T1でも第ニの電気接点T2でもなくカード5のICチップ13にあることを意味するので、主制御手段Eとして機能するCPU14は、カード5の異常を示すアラームを音声合成回路27に出力し、ICカードリーダ・ライタ1自体に内蔵された警告手段Gたとえばスピーカ26等を作動させて、カード利用者にカード5の異常を音声出力によって知らせる(ステップa25)。
【0074】
そして、主制御手段Eとして機能するCPU14は、前記と同様にしてステップa26〜ステップa30の処理を実行して、カード搬送手段Aの逆転駆動でカード5をカード挿入口4から排出した後、初期の待機状態に復帰する(ステップa1)。
【0075】
これに対し、ステップa13の判定結果が真となった場合、つまり、第一の電気接点T1を使用して行われるカード5のICチップ13からの最初のデータの読み込み時点において通常処理実行手段Cにより起動された読込異常評価手段Bによってデータの読み込み異常が検知された場合、すなわち、第一の電気接点T1を使用して行われるデータの読み込みや書き込みに失敗した場合であって、且つ、冗長処理禁止フラグFsがセットされている状態、要するに、第二の電気接点T2に異常が生じていることが明らかとなっている場合にあっては、主制御手段Eとして機能するCPU14はステップa14,ステップa18〜ステップa25,ステップa31の処理を非実行とし、第二の電気接点T2による読み込みや書き込みのリトライ処理をキャンセルして、前記と同様にしてステップa26〜ステップa30の処理を実行して、カード搬送手段Aの逆転駆動でカード5をカード挿入口4から排出した後、初期の待機状態に復帰する(ステップa1)。
【0076】
従って、第二の電気接点T2に異常が生じていることが一旦確認された状況下にあっては、ICチップ13が第一の電気接点T1と接触する位置を越えるようなカード5の送りは非実行とされることになり、カード5が図11に示されるようなカード5の位置を越えてカード搬送路6の下流側に送られることはない。
【0077】
以上に述べた通り、この実施形態では、カード5のICチップ13と接触してデータの読み書きを行うための第一,第二の電気接点T1,T2をカード搬送路6におけるカード送り方向の上流側と下流側に離間させて設け(図2参照)、カード搬送路6に挿入されたカード5のICチップ13が第一の電気接点T1と接触した状態でデータの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカード5を直ちにカード挿入口4から排出する一方、第一の電気接点T1による読み込み不良が検知された場合には、カード5に更に送りを掛けてICチップ13が第二の電気接点T2と接触する位置にカード5を位置決めした状態で第ニの電気接点T2を介してデータの読み書きを再試行するようにしているので、仮に、第一の電気接点T1によるデータの読み書きが行なえない状況下にあっても、第二の電気接点T2を利用してデータの読み書きを完結させることができる。
この結果、データの読み込みや書き込みのエラーの発生確率が実質的に軽減され、カード利用者は、ICカードリーダ・ライタ1の故障修理等で待たされることなくカード5を効率よく利用することが可能となり、カード使用の利便性が向上する。
【0078】
また、第一の電気接点T1をICチップ13に接続した状態で読み込み不良が検知され且つ第二の電気接点T2をICチップに接続した状態で読み込み不良が検知されなかった場合には、第一の電気接点T1の異常を示すアラームを行内のホストコンピュータ等の上位装置に送信してディスプレイ等に異常を表示し、ICカードリーダ・ライタ1の管理者に直接的に知らせるようにしているので、第一の電気接点T1の清掃,補修,交換等の作業を早急に実施することが可能となり、装置のメンテナンスの容易化が実現される。
しかも、第一,第二の電気接点T1,T2を利用したデータの読み書きで共に読み込み不良が検知された場合には、カード5の異常を示すアラームを出力してICカードリーダ・ライタ1それ自体もしくはICカードリーダ・ライタ1を実装したATM等に実装したスピーカ26によりカード利用者にカード5の異常を直接的に知らせるようにしているので、読み込み不良の原因がICカードリーダ・ライタ1の側にあるのかカード5の損傷や劣化にあるのかをICカードリーダ・ライタ1側の処理で自動的に特定することができる。
【0079】
特に、この実施形態では、第一の電気接点T1が正常に機能している場合、つまり、第二の電気接点T2を特に使用する必要のない場合であっても、データの読み込み回数を計数するカウンタCnの値を参照することにより、C0回に一度の割合で第二の電気接点T2の異常の有無を判定しているので、長時間使用されない第二の電気接点T2に汚れや経年変化等による異常が生じた場合であっても、これを的確に検出して第ニの電気接点T2の異常を示すアラームを行内のホストコンピュータ等の上位装置に送信してディスプレイ等に表示し、管理者にICカードリーダ・ライタ1のメンテナンスを実施させることができる。
しかも、第二の電気接点T2のみに異常が検出された場合にあっては、冗長処理制限手段Fが冗長処理実行手段Dの作動を禁止し、ICチップ13が第一の電気接点T1と接触する位置を越えるようなカード5の送りが非実行となるようにしているので(図11参照)、管理者がICカードリーダ・ライタ1の背面のアクセスパネル等を開いて第二の電気接点T2の補修や交換作業を行う間も利用者によるICカードリーダ・ライタ1の使用は可能であり(この場合、第1の電気接点T1のみが使用されることになり、第1の電気接点T1に異常が生じても第2の電気接点T2を利用したリトライ処理は実行されない)、利用者側におけるカード使用の利便性が一層向上する。
なお、一旦セットされた冗長処理禁止フラグFsは、補修や交換作業を終えた管理者がICカードリーダ・ライタ1内の操作盤23を操作してCPU14にリセット信号を入力することで解除することが可能である。
この実施形態では、データの読み込み回数を計数して設定値C0と比較することで略定期的に第二の電気接点T2の異常の有無を判定するようにしているが、第二の電気接点T2の異常の有無を判定するタイミングは時間の関数として設定するように構成してもよい。例えば、クロック制御用の発信器等を利用して構成されるタイマによってICカードリーダ・ライタ1の稼働時間を計測し、一定の時間が経過する毎に第二の電気接点T2の異常の有無を自動的に判定するといったことが可能である。
何れも第二の電気接点T2の異常の有無を略周期的に判定する構成であり、カード5をカード搬送路6の後方まで送る操作を頻繁に行なう必要はないので、利用者側のカード使用の利便性に悪影響を与える心配はない。
【0080】
この実施形態では2つのカード先端検出センサS2,S3を併用しているが、カード先端検出センサS3を省略してカード先端検出センサはS2のみとすることも可能である。
そうした場合は、カード先端検出センサS2の位置を基準とし、カード5の先端がカード先端検出センサS2の位置に達してからカード5のICチップ13が第一の電気接点T1の直下に到達するまでに必要とされる搬送モータMの回転数に相当するフィードバックパルスの値C1と、カード5の先端がカード先端検出センサS2の位置に達してからカード5のICチップ13が第二の電気接点T2の直下に到達するまでに必要とされる搬送モータMの回転数に相当するフィードバックパルスの値を利用してカード5の位置決め制御を行うことになる。
なお、搬送モータM1のフィードバック制御を行なわない構成にあってはパルスコーダPからのフィードバックパルスはカウントできないので、CPU14からドライバ18に出力される駆動指令パルスの数それ自体をカウントするように構成する。
【0081】
また、前述した実施形態とは逆に、カード搬送路6に挿入されたカード5のICチップ13を最初に第二の電気接点T2と接触させてデータの読み書きが適切に行なえるか否かを判定し、データの読み書きが適切に行なえた場合にはデータの読み書き処理終了後にカード5を直ちにカード挿入口4から排出する一方、第二の電気接点T2による読み込み不良が検知された場合には、カード5に逆方向の送りを掛けてICチップ13が第一の電気接点T1と接触する位置にカード5を位置決めした状態で第一の電気接点T1を介してデータの読み書きを再試行するような構成とすることも可能である。この場合、第一,二の電気接点T1,T2のうち何れのものを先にカード5のICチップ13に接触させるかによってカード5の送り方向に違いが生じるが、全体的な処理動作の流れは前述した実施形態の場合と同等である。
【0082】
また、第一,二の電気接点T1,T2に加えて更に冗長的に電気接点を搭載する構成を採用してもよい。
【産業上の利用可能性】
【0083】
本発明は、ATM(Automatic Teller Machine)を始めICカードリーダ・ライタを実装する様々な機器に適用が可能である。
【符号の説明】
【0084】
1 ICカードリーダ・ライタ
2 制御部
3 ケーシング
4 カード挿入口
5 カード
6 カード搬送路
7,8,9,10 搬送ローラ(カード搬送手段の一部)
11,12 タイミングベルト(カード搬送手段の一部)
13 ICチップ
14 マイクロプロセッサ(読込異常評価手段,通常処理実行手段,冗長処理実行手段,主制御手段,冗長処理制限手段)
15 リード・オンリー・メモリ
16 ランダム・アクセス・メモリ
17 不揮発性メモリ
18 ドライバ
19 入出力回路
20,21,22 A/D変換回路
23 操作盤
24,24a,24b IC通信回路
25,25a,25b IC通信ファームウェア
26 スピーカ(警告手段)
27 音声合成回路
28 入出力インターフェイス
A カード搬送手段
B 読込異常評価手段
C 通常処理実行手段
D 冗長処理実行手段
E 主制御手段
F 冗長処理制限手段
G ICカードリーダ・ライタもしくはICカードリーダ・ライタを実装した装置の警告手段
H ICカードリーダ・ライタに接続した上位装置の警告手段
M 搬送モータ(カード搬送手段の一部)
P パルスコーダ
S1 カード挿入検出センサ
S2,S3 カード先端検出センサ
T1 第一の電気接点
T2 第二の電気接点
T 作動時間制限タイマ
C0 第一の電気接点が正常に機能している状況下で略定期的に第二の電気接点の異常の有無を確認する処理を実行するための設定値
C1 カードの先端がカード先端検出センサS2の位置に達してからカードのICチップが第一の電気接点の直下に到達するまでに必要とされる搬送モータの回転数に相当するフィードバックパルスの値
C2 カードの先端がカード先端検出センサS3の位置に達してからカードのICチップが第二の電気接点の直下に到達するまでに必要とされる搬送モータの回転数に相当するフィードバックパルスの値
Cp パルスコーダからのフィードバックパルスを計数するカウンタ
Cn 読込異常評価手段が読み込み不良を検知しないデータの読み込み回数を計数するためのカウンタ
Fs 冗長処理禁止フラグ
【特許請求の範囲】
【請求項1】
ICチップを内蔵したカードが搬送されるカード搬送路と、カードのICチップと接触してデータの読み書きを行うために前記カード搬送路内に設置された電気接点と、前記カード搬送路に挿入されたカードに送りを掛けるカード搬送手段と、カードのICチップが前記電気接点と接触した際に前記電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する読込異常評価手段とを備えたICカードリーダ・ライタであって、
カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点を前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて設置すると共に、
前記カード搬送手段を正転駆動して前記ICチップが前記第一の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する通常処理実行手段と、
前記カード搬送手段を正転駆動して前記ICチップが前記第二の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する冗長処理実行手段と、
前記通常処理実行手段を作動させ、該通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合にはカードの異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出する主制御手段を備えたことを特徴とするICカードリーダ・ライタ。
【請求項2】
前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しない状態が予め設定されたデータ読み込み回数もしくは予め設定された時間に亘って継続すると、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しない状態下で前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ前記カード搬送手段を逆転駆動してカードを排出し、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には第二の電気接点の異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段の作動を禁止する冗長処理制限手段を備えたことを特徴とする請求項1記載のICカードリーダ・ライタ。
【請求項3】
カードの異常を示すアラームによって当該ICカードリーダ・ライタもしくは当該ICカードリーダ・ライタを実装した装置の警告手段を作動させてカード利用者にカードの異常を知らせる一方、カードの異常を示すアラームを除いた他のアラームにより当該ICカードリーダ・ライタに接続した上位装置の警告手段を作動させて当該ICカードリーダ・ライタの管理者に電気接点の異常を知らせるようにしたことを特徴とする請求項1または請求項2記載のICカードリーダ・ライタ。
【請求項4】
カード搬送路に挿入されたカードに送りを掛けてカードのICチップをカード搬送路内の電気接点と接触させ、前記電気接点を介してICチップに対するデータの読み書きを行なうICカードリーダ・ライタとカードの不具合検出方法であって、
カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点を予め前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて固定設置しておき、
カード搬送路に挿入されたカードのICチップが第一の電気接点と接触する位置までカードに送りを掛けて位置決めを行い、前記第一の電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、データの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、更に、前記ICチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、カードの異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出することを特徴としたICカードリーダ・ライタとカードの不具合検出方法。
【請求項5】
前記第一の電気接点を介して読み書きされる信号の評価に基くデータの読み込み不良が検知されない状態が予め決められたデータ読み込み回数もしくは予め決められた時間に亘って継続すると、
前記第一の電気接点を介して読み書きされる信号の評価に基くデータの読み込み不良が検知されない状態下で前記ICチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良を検知されなければデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、第二の電気接点の異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出し、ICチップが第一の電気接点と接触する位置を越えたカードの送りを非実行とすることを特徴とした請求項4記載のICカードリーダ・ライタとカードの不具合検出方法。
【請求項6】
カードの異常を示すアラームによって当該ICカードリーダ・ライタもしくは当該ICカードリーダ・ライタを実装した装置の警告手段を作動させてカード利用者にカードの異常を知らせる一方、カードの異常を示すアラームを除いた他のアラームにより当該ICカードリーダ・ライタに接続した上位装置の警告手段を作動させて当該ICカードリーダ・ライタの管理者に電気接点の異常を知らせるようにしたことを特徴とする請求項4または請求項5記載のICカードリーダ・ライタとカードの不具合検出方法。
【請求項1】
ICチップを内蔵したカードが搬送されるカード搬送路と、カードのICチップと接触してデータの読み書きを行うために前記カード搬送路内に設置された電気接点と、前記カード搬送路に挿入されたカードに送りを掛けるカード搬送手段と、カードのICチップが前記電気接点と接触した際に前記電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知する読込異常評価手段とを備えたICカードリーダ・ライタであって、
カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点を前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて設置すると共に、
前記カード搬送手段を正転駆動して前記ICチップが前記第一の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する通常処理実行手段と、
前記カード搬送手段を正転駆動して前記ICチップが前記第二の電気接点と接触する位置に前記カードを位置決めした状態で読込異常評価手段を起動する冗長処理実行手段と、
前記通常処理実行手段を作動させ、該通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合にはカードの異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出する主制御手段を備えたことを特徴とするICカードリーダ・ライタ。
【請求項2】
前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しない状態が予め設定されたデータ読み込み回数もしくは予め設定された時間に亘って継続すると、前記通常処理実行手段で起動された読込異常評価手段が読み込み不良を検知しない状態下で前記冗長処理実行手段を作動させ、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知しなければ前記カード搬送手段を逆転駆動してカードを排出し、該冗長処理実行手段で起動された読込異常評価手段が読み込み不良を検知した場合には第二の電気接点の異常を示すアラームを出力すると共に前記カード搬送手段を逆転駆動してカードを排出し、前記冗長処理実行手段の作動を禁止する冗長処理制限手段を備えたことを特徴とする請求項1記載のICカードリーダ・ライタ。
【請求項3】
カードの異常を示すアラームによって当該ICカードリーダ・ライタもしくは当該ICカードリーダ・ライタを実装した装置の警告手段を作動させてカード利用者にカードの異常を知らせる一方、カードの異常を示すアラームを除いた他のアラームにより当該ICカードリーダ・ライタに接続した上位装置の警告手段を作動させて当該ICカードリーダ・ライタの管理者に電気接点の異常を知らせるようにしたことを特徴とする請求項1または請求項2記載のICカードリーダ・ライタ。
【請求項4】
カード搬送路に挿入されたカードに送りを掛けてカードのICチップをカード搬送路内の電気接点と接触させ、前記電気接点を介してICチップに対するデータの読み書きを行なうICカードリーダ・ライタとカードの不具合検出方法であって、
カードのICチップと接触してデータの読み書きを行うための第一,第二の電気接点を予め前記カード搬送路におけるカード送り方向の上流側と下流側に離間させて固定設置しておき、
カード搬送路に挿入されたカードのICチップが第一の電気接点と接触する位置までカードに送りを掛けて位置決めを行い、前記第一の電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、データの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、更に、前記ICチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良が検知されなければ、第一の電気接点の異常を示すアラームを出力すると共にデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、カードの異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出することを特徴としたICカードリーダ・ライタとカードの不具合検出方法。
【請求項5】
前記第一の電気接点を介して読み書きされる信号の評価に基くデータの読み込み不良が検知されない状態が予め決められたデータ読み込み回数もしくは予め決められた時間に亘って継続すると、
前記第一の電気接点を介して読み書きされる信号の評価に基くデータの読み込み不良が検知されない状態下で前記ICチップが第二の電気接点と接触する位置まで前記カードに送りを掛けて位置決めを行い、前記第ニの電気接点を介して読み書きされる信号を評価してデータの読み込み不良の有無を検知し、
読み込み不良を検知されなければデータの読み書き処理終了後にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出する一方、読み込み不良が検知された場合には、第二の電気接点の異常を示すアラームを出力すると共にカードの送り方向と逆行する向きにカードに送りを掛けてカード搬送路からカードを排出し、ICチップが第一の電気接点と接触する位置を越えたカードの送りを非実行とすることを特徴とした請求項4記載のICカードリーダ・ライタとカードの不具合検出方法。
【請求項6】
カードの異常を示すアラームによって当該ICカードリーダ・ライタもしくは当該ICカードリーダ・ライタを実装した装置の警告手段を作動させてカード利用者にカードの異常を知らせる一方、カードの異常を示すアラームを除いた他のアラームにより当該ICカードリーダ・ライタに接続した上位装置の警告手段を作動させて当該ICカードリーダ・ライタの管理者に電気接点の異常を知らせるようにしたことを特徴とする請求項4または請求項5記載のICカードリーダ・ライタとカードの不具合検出方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−28494(P2011−28494A)
【公開日】平成23年2月10日(2011.2.10)
【国際特許分類】
【出願番号】特願2009−173196(P2009−173196)
【出願日】平成21年7月24日(2009.7.24)
【出願人】(000168285)エヌイーシーコンピュータテクノ株式会社 (572)
【Fターム(参考)】
【公開日】平成23年2月10日(2011.2.10)
【国際特許分類】
【出願日】平成21年7月24日(2009.7.24)
【出願人】(000168285)エヌイーシーコンピュータテクノ株式会社 (572)
【Fターム(参考)】
[ Back to top ]