【課題】カラムの欠陥に起因する処理のパフォーマンスの低下を防止できるようにする。
【解決手段】カラムスキップ処理回路３１は、フラッシュメモリ３上に欠陥カラムがある場合に当該欠陥カラムの位置をスキップしてシリアルデータを書き込むための制御を１ページ単位で行う。この回路３１は、ページデータの書込の際、当該ページデータが書き込まれるページ内の欠陥カラムの数（例えば、０個〜４個のうちのいずれか）を表す欠陥数情報を当該ページデータの先頭に付加すると共に、当該ページデータの中における欠陥カラムに対応する位置にダミーとなる特定のデータを挿入した後に、当該ページデータをフラッシュメモリ３側へ転送する。ページデータの読出の際には、フラッシュメモリ３から読み出されるページデータに付加されている欠陥数情報を当該ページデータから抜き取ると共に、この欠陥数情報を参照し、当該欠陥数情報に示される数だけ当該ページデータの中に挿入されているダミーデータを抜き取る。 （もっと読む）

【課題】ブリーフケースなしで運搬中の破損を防止出来るとともに従来よりも十分に機能的で洗練された制御を使用者に提供することが出来る電子機器を提供することである。
【解決手段】電子機器は：タッチパネルディスプレイ１３０を格納しているハウジング１１０と；ハウジングのフロントパネルを覆いディスプレイを保護しバックパネル１１４を覆いスタイラスペン１４０と協働してハウジングを立ち上がり位置に維持するカバー１５０と；を備える。フロントパネル上に、上記ペンを受け入れ上記ペンの動きにより上記電子機器の機能を制御し、上記ペンが取り付けられずに上記電子機器の機能を制御する制御ボタンを備える。ハウジングのバックパネルは、ハウジングを立ち上がり位置に維持する時に上記ペンの第１の端部１４２を受け入れる凹部１６２を有するベースユニット１６０を含む。 （もっと読む）

【課題】データ記憶装置の実働試験を安価にかつ高速に行うことができる構成を持った半導体集積回路装置を提供することを目的とする。
【解決手段】書き込みデータを記憶するデータ記憶装置１１と、前記書き込みデータを保持する保持回路３と、通常モードの書き込み動作においては前記保持回路３に保持された前記書き込みデータを前記データ記憶装置１１に供給し、検査モードの書き込み動作においては前記保持回路３に保持された前記書き込みデータを通常モードの書き込み動作と略同等の周波数の反転制御信号に応じて反転または非反転して前記データ記憶装置１１に供給するデータ書き込み回路１０と、前記データ記憶装置１１からの読み出しデータを出力するデータ読み出し回路２０とを具備する半導体集積回路装置。 （もっと読む）

【課題】動作速度を高速化できる半導体装置を提供することを目的としている。
【解決手段】半導体装置は、複数のメモリセルがアレイ状に配置されたメモリセルアレイ１５と、上記メモリセルアレイを構成するビット線ＢＬと同じ配線幅、配線間隔の配線で構成され、読み出しタイミング信号ＤＢＬ１を生成するための第１レプリカビット線ＲＢＬ１と、上記メモリセルアレイを構成するビット線ＢＬと同じ配線幅、配線間隔の配線で構成され、書き込みタイミング信号ＤＢＬ２を生成するための第２レプリカビット線ＲＢＬ２とを備える。 （もっと読む）

【課題】 初期設定データの消失を防止してその書き換えを短時間で行うことを可能とした不揮発性半導体記憶装置を提供する。
【解決手段】 不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列され、同じ初期設定データが第１及び第２の少なくとも二つの領域に記憶されたメモリセルアレイと、前記メモリセルアレイのデータ読み出しを行うセンスアンプ回路と、前記メモリセルアレイから前記センスアンプ回路に読み出された初期設定データが転送保持されて、メモリ動作条件を規定する働きをする初期設定データレジスタと、一つのコマンド入力に従って前記メモリセルアレイの第１及び第２の領域に記憶された初期設定データを順次書き換えるシーケンス制御を行うコントローラとを有する。
（もっと読む）

【課題】記録媒体からのコンテンツ再生において、より色彩に富んだメニューの提供やインタラクティブ性の向上を図る。
【解決手段】管理領域３０およびオブジェクト領域４０を含むデータ領域１２を有する情報記録媒体１において、オブジェクト領域４０が、プログラムチェーン単位で再生管理される拡張ビデオ・オブジェクト４２と、この拡張ビデオ・オブジェクトとは別に記録されるアドバンスド・オブジェクト４４、４５を格納する。管理領域３０は前記アドバンスド・オブジェクトの再生条件を与える再生シーケンスＰＳＱを格納する。この再生シーケンスは、再生シーケンスを更新する情報を含むことができる。 （もっと読む）

【課題】 W/Eテストを簡易な手順で効率よく行う。
【解決手段】 半導体記憶装置は、複数のメモリセルからなるブロックを複数有するメモリセルアレイ１と、カラム選択回路２と、カラムデコーダ３と、ロウデコーダ４と、ブロックデコーダ５と、プロテクトROMデコーダ６と、マルチプレクサ７と、アドレスデコーダ８と、アドレスカウンタ９と、最終アドレス検知回路１０と、タイマ１１と、電圧生成回路１２と、プロテクトROM１３と、プロテクト回路１４と、ベリファイ回路１５と、ベリファイビット・レジスタ１６と、制御回路１７と、テスト回路１８と、センスアンプ１９と、データ入力レジスタ２０と、入出力バッファ２１と、コマンドレジスタ２２と、クロック生成回路２３と、W/Eテスト判定回路２４と、W/Eカウンタ２５と、W/Eカウンタ比較器２６と、サイクルカウンタ２７と、コンフィグROM２８と、サイクル比較器２９とを備えている。 （もっと読む）

【課題】 回路を構成するトランジスタの閾値電圧変動に対して、十分動作余裕を有する入力バッファ回路を実現する。
【解決手段】 入力バッファ回路１は、Ｐｃｈ ＭＯＳトランジスタＰ１及び差動増幅部４から構成される差動増幅回路２、ＮＯＲ回路３、及び基準電圧発生部５を有している。Ｐｃｈ ＭＯＳトランジスタＰ１は、ソースが高電位側電源Ｖｃｃに接続され、ドレインが差動増幅部４に接続され、ゲートにチップイネーブル信号ＣＮが入力され、このチップイネーブル信号ＣＮの電位が“Ｌｏｗ”の時にオンする。差動増幅部４は、入力信号ＩＮ及び基準電位Ｖｒｅｆを入力して、Ｐｃｈ ＭＯＳトランジスタＰ１がオンした時に入力信号ＩＮの電位と基準電位Ｖｒｅｆとを比較増幅した信号を出力する。ＮＯＲ回路３は、チップイネーブル信号ＣＮ及び差動増幅回路２から出力された信号を入力し、論理演算して出力信号ＯＵＴを出力する。 （もっと読む）

【課題】 表示部の視認性を良好とし、且つデザイン性の低下を来たすことがない誘導加熱調理器を提供する。
【解決手段】 加熱コイル１２，１３の下方側にフェライト３５，３６を配置し、半透明材料で構成されるトッププレート１５の下方に蛍光表示管２３を配置して、蛍光表示管２３を構成している金属部材の少なくとも一部が、フェライト３５，３６の上面位置よりも下方に位置するように構成する。 （もっと読む）

【課題】加速電子の発生量を抑制して高エネルギの負イオンビームを生成するとともに、このビームに良好な収束性を付与して高エネルギで長距離の輸送が可能な、高い効率と信頼性を有する負イオン源を提供する。
【解決手段】本発明に係る負イオン源は、放電プラズマ中に生成された負イオンを放電容器から引き出すための複数の孔１６が穿設され、放電容器内で生成された放電プラズマと接する第１の電極１５と、第１の電極の複数の孔と対応する位置に同数の孔２２が穿設され、第１の電極に対して正電位を印加される第２の電極１８と、第２の電極の孔２１に対応する位置に同数の孔２２が対応して穿設された第３の電極１９と、第１ないし第３の電極に穿設された複数の孔に対応するスリット形状の孔２５が穿設され、接地電位に保持された第４の電極２４とを有する。 （もっと読む）