【課題】第１樹脂層に形成したビア導体を構成する導電性ペーストが硬化状態になる際、第２樹脂層に形成したビア導体から導電性ペーストがはみ出すことを防止し、所定の性能を有するビア導体を形成した樹脂多層基板を提供する。
【解決手段】樹脂多層基板は、部品内蔵層（第１樹脂層）と、部品内蔵層の一面に積層してある薄層樹脂層（第２樹脂層）とを備える。薄層樹脂層の、部品内蔵層に積層されている面とは反対側の面に形成してある表面電極と、部品内蔵層に設けてあり、一端が部品内蔵層の一面に至るビア導体（第１ビア導体）と、薄層樹脂層に設けてあり、一端が表面電極と、他端がビア導体とそれぞれ電気的に接続してあるビア導体（第２ビア導体）とをさらに備える。ビア導体の中心線と、ビア導体の中心線との位置が相違するように配置してあり、ビア導体の周囲にある薄層樹脂層が、ビア導体の少なくとも一部と重なるようにビア導体を配置してある。 （もっと読む）

【課題】一般式：ＡＢＯ₃で表されるペロブスカイト型構造を有する誘電体磁器組成物であって、Ａ／Ｂ比（モル比）が１以下で、結晶性に優れ、高い誘電率を有する誘電体磁器組成物を確実に、しかも効率よく製造することが可能な誘電体磁器組成物の製造方法を提供する。
【解決手段】第１の工程で、Ａサイト元素化合物と、Ｂサイト元素化合物を、モル比：Ａ／Ｂが１を超える割合で配合し、焼成することにより、一般式：ＡＢＯ₃で表されるペロブスカイト型複合酸化物を合成した後、第２の工程で、このペロブスカイト型複合酸化物に、Ｚｒ化合物を、ＺｒがＢサイト成分の一部と考えた場合に、全体としての前記、モル比：Ａ／Ｂが１以下となるような割合で混合してセラミック原料とする。
好ましくは、第２の工程において、モル比：Ａ／Ｂが１未満になるような割合で前記Ｚｒ化合物を混合する。 （もっと読む）

【課題】Ｐｂフリーであり、環境負担を軽減することができ、かつＱが高く、圧電特性が良好な圧電薄膜素子を提供する。
【解決手段】圧電薄膜素子１は、基板２上に、第１の電極３、圧電薄膜４及び第２の電極５が形成されており、圧電薄膜４が、Ｋ_３Ｌｉ_２Ｎｂ_５Ｏ_１５のタングステンブロンズ結晶のｃ軸配向膜からなり、好ましくは、第１の電極３は、配向方向が（１００）、（００１）、（１１０）、または（１０１）のいずれかで表わされる電極膜で、好ましくは、第１の電極３は、ＬａＮｉＯ３、ＳｒＲｕＯ３、Ｉｒ、Ｐｔ、Ｒｕ、ＩｒＯ２及びＲｕＯ２からなる群から選択された１種または２種以上の材料からなる。 （もっと読む）

【課題】本発明は、第１樹脂層と第２樹脂層との密着性を十分に確保し、第２樹脂層の厚みを薄くすることが可能な樹脂多層基板及び該樹脂多層基板の製造方法を提供する。
【解決手段】本発明に係る樹脂多層基板１は、電子部品を内蔵してある部品内蔵層（第１樹脂層）２０と、部品内蔵層（第１樹脂層）２０の一面に積層してある薄層樹脂層（第２樹脂層）３０とを備える。部品内蔵層２０に設けてあり、一端が部品内蔵層２０の一面に至るビア導体（第１ビア導体）２３と、部品内蔵層２０の一面に形成してある凹部２７とをさらに備える。薄層樹脂層３０は、凹部２７の形状に沿って部品内蔵層２０の一面に積層してある。 （もっと読む）

【課題】分極方向の均一性が高められた強誘電体層を有し、書き込み及び読み出しに際しての精度を高め得る強誘電体メモリ素子の製造方法。
【解決手段】基板２上に電極３が形成されており、電極３上に強誘電体層４が積層されている積層体を用意し、水分を２３ｇ／ｍ^３以上含むガス雰囲気下で積層体を熱処理する、強誘電体メモリ素子１の製造方法。 （もっと読む）

【課題】切削屑の排出やクーラントの供給に有効なチップポケットを確保しつつ、耐摩耗性の低下及び砥石の撓みを抑制できる薄刃砥石及びその製造方法を提供する。
【解決手段】砥粒２を分散配置したＮｉ金属結合材３をエッチング液に浸漬して、両側面に露出する砥粒２の一部を脱落させ、脱落した砥粒痕によって凹部４を形成する。凹部４がチップポケットとなり、切削屑の排出やクーラントの供給を促すと共に、金属結合材３の外周面及び内部には凹部がないので、強度を確保でき、切削性を維持できる。 （もっと読む）

【課題】可撓性を有するベース板上に形成された、グリーンシートを積層してなるマザーブロックから、マザーブロックに損傷を与えたりすることなく、ベース板を確実に剥離することを可能にする。
【解決手段】剥離機構部６として、押圧部材３および当接部材４と、両者を所定の位置関係に保持し、押圧部材と当接部材とをベース板１の上面および下面に当接させた状態で、ベース板の一方端１ａ側から他方端１ｂ側に移動させる本体機構部５とを備えた剥離機構部を用いるとともに、押圧部材によりベース板を押圧して、ベース板の一方端側が湾曲し、かつ、当接部材がベース板の一方端側の下面の、押圧部材のベース板の上面への当接位置に対応する位置よりも、ベース板の他方端寄りの位置に当接した状態とし、押圧部材と当接部材とを所定の位置関係に保持しつつ、剥離機構部を、ベース板の一方端側から他方端側に移動させる。 （もっと読む）

【課題】認識マークの認識不良を低減することができる電子部品実装用基板を提供する。
【解決手段】一つの集合基板から複数個分が分割される基板１２と、基板１２の一方主面１２ｓに形成された、電子部品を実装するための実装電極３０〜３７と、基板１２の一方主面１２ｓに形成された、例えば電子部品を実装する位置を認識するための認識マーク１４と、認識マーク１４を覆う透明な保護膜１６とを備える。認識マーク１４は、保護膜１６を介して検出できる。 （もっと読む）

【課題】積層体にクラックが発生することを防止できると共に、基板との間に接続不良が発生することを抑制できる電子部品及びその製造方法を提供する。
【解決手段】接続導体層２０ａ，２０ｂは、下面Ｓ１において、隙間Ｇを空けた状態で設けられている。絶縁体層２２は、接続導体層２０ａ，２０ｂにおいて隙間Ｇを形成している外縁ｅ１，ｅ２を覆っている。接続導体層２４ａは、接続導体層２０ａ上に設けられている。接続導体層２４ｂは、接続導体層２０ｂ上に設けられている。接続導体層２４ａ，２４ｂの主面は、絶縁体層２２の主面よりも下面Ｓ１から離れている。 （もっと読む）

【課題】実装時にかかる機械的応力を緩和する誘電体薄膜素子を提供することを目的とする。
【解決手段】本発明に係る誘電体薄膜素子１０は、基板１１と、基板１１の一方の主面上に形成された密着層１３と、密着層１３上に形成され、誘電体層２２と、前記誘電体層の上下面に形成された少なくとも一対の電極層２１、２３と、を有する容量部２０と、下部電極層２１、上部電極層２３と電気的に接続される引出電極４１、４２と、引出電極４１、４２上に複数部分形成される外部電極４３、４４と、外部電極４３、４４の間に介在する有機絶縁層３３と、を備える。 （もっと読む）