【課題】 電子部品（ＬＳＩ）のさらなる高周波化（１ＧＨｚ以上）に対応するデカップリングキャパシタに適用できるキャパシタ装置を提供する。
【解決手段】 柱状導電体１０と、柱状導電体１０の外周面を被覆する誘電体層１２と、誘電体層１２の外周面を被覆する外側導電層１４とにより構成される同軸型のキャパシタＣが、複数個並んで配置され、複数のキャパシタＣの外側導電層１４に第１接続端子２４が接続され、複数のキャパシタＣの柱状導電体１０に第２接続端子２６ａ，２６ｂが接続されて、複数のキャパシタＣが電気的に並列に接続されている。 （もっと読む）

【課題】 有機固体電解質層の剥離を確実に防止可能なキャパシタ、キャパシタ内蔵基板、およびそれらの製造方法に関するものである。
【解決手段】 キャパシタ１では、陽極としての第１の電極１０と、陰極としての第２の電極１６との間に、誘電体層１１、二酸化マンガン層１２、有機固体電解質層１４、およびカーボンペースト層１５がこの順に積層されている。第１の電極１０と第２の電極１６との間には、有機固体電解質層１４を囲むように絶縁性の樹脂層１３が矩形枠状に形成され、樹脂層１３の下端部は二酸化マンガン層１２に固着している一方、上端部は第２の電極１６に固着している。従って、キャパシタ１の外周端面では、第１の電極１０と第２の電極１６との間が樹脂層１３で完全に封止された状態にある。 （もっと読む）

【課題】 基板に回路部品を搭載して樹脂封止した半導体装置製品について、実装時に電極間の電気的短絡やパッケージの剥離といった問題が生じさせずに実装可能とする。
【解決手段】 回路部品２０が回路基板２５に設けられたパッド１１ａ、１１ｂにはんだ接合されて回路基板に搭載されるとともに、前記回路部品が樹脂２２により封止されて形成された半導体装置製品３０であって、前記回路基板２５の表面に、前記パッド１１ａ、１１ｂ上に前記回路部品２０をパッドにはんだ接合するための、内周側面１３ａがオーバーハング形状となる開口穴１３を形成して保護膜１２が被覆され、前記回路部品２０が、前記半導体装置製品３０を実装基板に実装する際のはんだの熱膨張量を吸収する隙間部分を前記開口穴１３の内周側面１３ｂの近傍に形成して、前記回路基板２５に搭載されている。 （もっと読む）

【課題】 Ｎｉ層上に無電解銅めっきにより銅層を形成するにおいて、Ｎｉ層との密着性に優れた銅層を、より大きな形成速度で形成することのできる無電解銅めっき浴組成物を提供する。
【解決手段】 硫酸銅・５水和物：０．５〜５０ｇ／ｌ、エチレンジアミン四酢酸・２ナトリウム：１〜５０ｇ／ｌ、アンモニア水：２０〜２００ｍｌ／ｌ、ジメチルアミンボラン：０．５〜２０ｇ／ｌ、タリウム塩をタリウムとして：１〜５０ｍｇ／ｌまたは、鉛塩を鉛として０．５〜１００ｍｇ／ｌを含有する水溶液からなることを特徴とする無電解銅めっき浴である。また、エチレンジアミン四酢酸・２ナトリウム（ＥＤＴＡ・２Ｎａ）に代えて、トランス１，２ジアミノシクロヘキサン−Ｎ，Ｎ，Ｎ’，Ｎ’−四酢酸一水和物（ＣｙＤＴＡ）、ジエチレントリアミン−Ｎ，Ｎ，Ｎ’，Ｎ”，Ｎ’’’−五酢酸（ＤＴＰＡ）などの他の錯化剤を使用することができる。 （もっと読む）

【課題】硫化処理又はセレン化処理を施してｐ型半導体層を形成する際に、硫化処理又はセレン化処理の進行状況を簡単に把握し得る太陽電池の製造方法及び製造装置を提供する。
【解決手段】基板の一面側に形成された電極層上に、銅（Ｃｕ）層とインジウム（Ｉｎ）層とが積層されて成るプリカーサを、硫化水素雰囲気又はセレン化水素雰囲気中で加熱処理して形成した、ＣｕＩｎＳ_２又はＣｕＩｎＳｅ_２から成るｐ型半導体層と、ｐ型半導体層の一面側に密着して形成したｎ型半導体層とを具備する化合物半導体太陽電池を製造する際に、加熱処理を、硫化水素又はセレン化水素とＣｕ及びＩｎとの反応の進行状況をモニターしつつ施すべく、反応によって発生する水素ガスの分圧を測定する。 （もっと読む）

【課題】 配線基板に内蔵でき、配線基板に搭載されるＣＰＵ等の半導体チップの近くに配置することが可能な薄型の固体電解キャパシタとその製造方法を提供すること。
【解決手段】 陽極接合で接続した二つの絶縁性部材１１、２１で形成された絶縁性の本体１０の片面にキャパシタの第一の電極３８、他面に第二の電極２５を有し、誘電体層１５ａ’が本体内部に位置していて、誘電体層１５ａ’と第一の電極３８との間の本体の領域内に固体電解質３１ａ、誘電体層１５ａ’と第二の電極２５との間の本体の領域内に導電性部材１５あがそれぞれ位置する固体電解キャパシタ４０とする。 （もっと読む）

【課題】 ５０μｍ以下のファインピッチ化を可能にするフリップチップ接続用パッドを備えた回路基板の製造方法を提供する。
【解決手段】 配線の一部としてフリップチップ接続用パッドを備えた回路基板の製造方法において、上記配線上の、上記フリップチップ接続用パッドの形成予定位置をエッチングマスクで覆う工程、上記配線の、上記エッチングマスクで覆われていない露出部分をハーフエッチングして厚さを減少させる工程、および上記エッチングマスクを除去することにより、上記ハーフエッチングされた部分よりも厚いパッドを露出させる工程を含むことを特徴とする回路基板の製造方法。特に、上記配線の厚さ減少部分とこれより厚いパッド部分とが同じ幅であると、ファインピッチ化には最も有利である。 （もっと読む）

【課題】 配線基板に内蔵でき、配線基板に搭載されるＣＰＵ等の半導体チップの近くに配置することが可能で、且つ電解重合法だけで電解質層を形成可能な、薄型の固体電解キャパシタとその製造方法を提供すること。
【解決手段】 ２つの平行な電極１１、１９の間に、表面に誘電体層１４’を形成し、当該２つの電極のうちの一方に接続した線状の導電性部材１４と、当該線状の導電性部材１４を埋め込み、当該２つの電極のうちの他方に接続した固体電解質層１６とを含む固体電解キャパシタ３０とする。この固体電解キャパシタは、誘電体層１４’を形成するための第１の電極として基材１１を使用し、電解重合により固体電解質層を形成するための第２の電極として基材１１上に絶縁層１３を間に挟んで形成した導電層１２を使用する方法により製造することができる。 （もっと読む）

【課題】 撮像モジュールの小型化を図り、信頼性の高い製品として提供する。
【解決手段】 光学レンズ２０を支持する鏡筒２３と、光学レンズによる像を受光する撮像素子２６と、制御用の半導体素子２７とを備えた撮像モジュールであって、リードフレーム１６に前記撮像素子２６が搭載され、リードフレームの前記撮像素子が搭載された片面側が前記撮像素子２６の受光面に入光可能に樹脂成形されて、撮像モジュールの本体となる樹脂成形部４０が設けられ、該樹脂成形部４０に、前記光学レンズ２０を支持する鏡筒２３が、前記撮像素子２６の受光面に結像する配置に固定して取り付けられている。 （もっと読む）

【課題】 パッケージに半導体素子（チップ）を実装するに際し小型化を図ると共に、配線の自由度を高め、チップとの電気的導通をとるためのビアホールの形成を不要とし、必要に応じてチップの３次元的な配置構成及び相互間の接続を簡便に行えるようにし、高機能化に寄与することができる「半導体装置及びその製造方法」を提供すること。
【解決手段】 半導体装置１０において、パッケージ２０に埋設されたチップ４０の周囲にビアホールＶＨが形成され、該ビアホールに充填された導体２２の一端及び他端に接続されて導体層２３，２４がそれぞれ形成され、該導体層の導体２２に対応する部分（パッド部）２３Ｐ，２４Ｐは保護膜２６，２７から露出し、あるいはパッド部２４Ｐ上に外部接続端子２８が接合されている。チップ４０は、その電極端子の少なくとも一部が導体層２３に電気的に接続されるようにフリップチップ実装されている。 （もっと読む）