【課題】コモン一定駆動法を用いた反転駆動によって液晶表示パネルを駆動する液晶ドライバの消費電力を一層に低減する。
【解決手段】本発明による液晶表示装置は、データ線１１を備える液晶表示パネル１と、液晶ドライバ２とを具備している。液晶ドライバ２は、液晶ドライバ２の接地電位を基準として正である正極性データ信号を、一のデータ線１１に出力する正極側駆動回路２３と、該接地電位を基準として負である負極性データ信号を他のデータ線１１に出力する負極側駆動回路２４ｄとを含む。 （もっと読む）

【課題】
映像情報のフレームにスキップやリピートが発生しても映像情報と付加情報の同期を取ることのできるビデオ信号多重化装置を提供すること。
【解決手段】
本発明におけるビデオ信号多重化装置は、付加情報を含むビデオ信号を入力し、符号化処理した後、多重化するビデオ信号多重化装置であって、映像情報と付加情報を分離する分離部と、付加情報を格納する付加情報記憶部と、映像情報を符号化する符号化部と、映像情報と前記付加情報とが非同期状態にある場合に、映像情報のデータ量に基づいて付加情報記憶部に格納された付加情報のデータ量を映像情報と付加情報とが同期状態になるように調整する制御部と、符号化データとデータ量が制御された付加情報を多重化する多重化部を備える。このような構成により、映像情報にスキップやリピートが発生しても、同期状態になるように調整されるため同期を取ることが可能となる。 （もっと読む）

【課題】制約タスクを強制終了可能とする装置、方法とプログラムの提供。
【解決手段】タスクを起動する際に、同じ優先順位のタスク間でタスク・スタック領域を共有する制約タスクを有し、優先順位ごとの前記タスク・スタック領域の先頭アドレスを保管するスタック・ポインタ・テーブル５１を有し、前記制約タスクを起動したときに、システム・スタック領域に、前記タスク・スタック領域を確保し、制約タスクの優先順位に対応した前記スタック・ポインタ・テーブル内の領域に、タスク・スタックのアドレスを登録し、その後、前記制約タスクを起動し、制約タスク処理を終了するときに、終了対象の制約タスクの優先順位に対応した前記スタック・ポインタ・テーブル内の領域から、終了対象の制約タスクよりも優先順位の低い制約タスクのタスク・スタックのアドレスを読み出し、前記タスク・スタックのアドレスをスタック・ポインタに格納する。 （もっと読む）

【課題】マイクロコンピュータを始めとする半導体装置において、電源ラインが断線した半導体装置自身による電源ライン断線時のエラー処理を実現する。
【解決手段】モニタ対象電源の電源ラインＶＤＤにはプルダウン抵抗、接地ラインＧＮＤにはプルアップ抵抗を接続する。プルダウン抵抗はＧＮＤとは別の接地ラインで接地され、プルアップ抵抗、割り込み生成回路、ＣＰＵは、ＶＤＤとは別の電源ラインから電力を供給される。ＶＤＤが断線した場合、モニタレベルの電位はプルダウン抵抗によりローレベルに落ちる。その変化を割り込み生成回路によって検出し、ＣＰＵに対して割り込み信号を発生する。ＧＮＤが断線した場合、モニタレベルの電位はプルアップ抵抗によりハイレベルに上がる。その変化を割り込み生成回路によって検出し、ＣＰＵに対して割り込み信号を発生する。割り込み信号を受けたＣＰＵは、モニタ対象電源の電源ライン断線発生を検出する。 （もっと読む）

【課題】面積を増加することなく、配線寿命を延ばせる半導体記憶装置を提供する。
【解決手段】本発明の半導体記憶装置は、メモリセルアレイ、ワード線、ビット線対、センスアンプ、ダミーセル列、アドレス制御部、タイミング発生回路を具備する。ダミーセル列は、第１ダミーワード線が接続された第１ダミーセルと、第２ダミーワード線が接続された第２ダミーセルとを含む。アドレス制御部は、第１アドレスに従って複数のワード線のうちの第１ワード線と第１ダミーワード線とを選択し、第２アドレスに従って複数のワード線のうちの第２ワード線と第２ダミーワード線とを選択する。タイミング発生回路は、ダミービット線対に伝播された第１のデータ及び第２のデータに応じて、タイミング信号をセンスアンプに供給する。 （もっと読む）

【課題】
低速クロックの入力のみで高速クロック相当の動作のテストを行うこと。
【解決手段】
本発明における半導体装置は、クロック出力部と遅延回路を備えた半導体装置であって、クロック出力部は、第１のクロックの入力に応じて第１の状態に設定し、遅延回路からの遅延クロックの入力に応じて第２の状態に設定し、第２のクロックの入力に応じて第３の状態に設定し、遅延回路は、前記第１のクロックを遅延させ、遅延させた遅延クロックを出力することを特徴とする半導体装置である。このような構成により、高速クロックに相当する動作速度でプリチャージ及びリード・ライトアクセスのテストを行うことが可能となる。 （もっと読む）

【課題】
カラー表示装置の表示ＲＡＭのビット数を低減して、カラー表示装置及びその駆動回路の低価格化および低消費電力化を図ること。
【解決手段】
本発明の一態様にかかる駆動回路５は１画素が少なくとも３色の３ドットから構成され、カラー表示をする表示パネル１の表示部の一部分を部分表示領域２とし、他の部分を非表示領域３，４とする部分表示機能を有し、ｍ行ｎ列の画素を有するカラー表示装置の駆動回路５であって、ｐ×ｑ×１ビット（ｐ＜ｍ、ｑ≦ｎ）のデジタル映像信号を記憶する表示ＲＡＭ１３と、部分表示領域の文字の表示色を設定する色設定レジスタ１２と、部分表示領域か非表示領域を判別する部分表示領域信号ＰＡ１および表示ＲＡＭ１３のデジタル映像信号Ｄｍに基づいて色設定レジスタ１２の信号を選択する色選択回路１５とを備えるものである。 （もっと読む）

【課題】
メモリセル領域の面積増を防止しつつ低消費電力の半導体記憶装置を構成する。
【解決手段】
行列状に配置される複数のメモリセル（Ｍ００〜Ｍｍｎ）を有する複数のメモリセルアレイと、行方向に配置されるメモリセル列に接続されるワード線（ＷＬ）と、前記ワード線（ＷＬ）に平行に設置され、前記メモリセル列の少なくとも一つのメモリセル（Ｍ００〜Ｍｍｎ）に接続される列選択線（ＣＳＬ）とを具備する半導体記憶装置（１）を構成する。そして、前記ワード線（ＷＬ）と前記列選択線（ＣＳＬ）とは、それぞれ、列アドレス信号と行アドレス信号とに基づいて駆動し、前記メモリセル（Ｍ００〜Ｍｍｎ）は、前記メモリセル（Ｍ００〜Ｍｍｎ）に接続される前記ワード線（ＷＬ）と、前記メモリセル（Ｍ００〜Ｍｍｎ）に接続される前記列選択線（ＣＳＬ）との両方が駆動するときに活性化する。 （もっと読む）

【課題】
パケット分離処理において必要なメモリ量を削減できるパケット処理装置、パケット処理方法及びプログラムを提供すること。
【解決手段】
本発明にかかるパケット処理装置は、第１の転送速度で入力されるパケットストリームから前記パケットストリームを構成する各パケットを抽出する受信ブロック１１と、第１の転送速度よりも速い第２の転送速度でパケットを出力するＤＭＡ制御部１４とを有し、第１の転送速度と、ＤＭＡ制御部１４がパケットを出力する平均的な転送速度とが、ほぼ等しいものである。 （もっと読む）

【課題】 有機ＥＬ素子の駆動手段を提供する。
【課題を解決するための手段】 本発明の表示装置の駆動回路は、複数の走査線と、複数のデータ線と、複数の走査線と複数のデータ線との交点に有機ＥＬ素子を含む画素をマトリクス状に配置した表示装置の駆動回路において、表示装置に入力される画像データを記憶する記憶手段と、有機ＥＬ素子の輝度特性に適合するように複数の電圧を発生する電圧発生手段と、画像データに応じて、複数の電圧から１つの電圧を選択する選択手段と、データ線を駆動する少なくとも電流源を含む駆動手段とを備え、選択手段で選択された１つの電圧を電流源に供給して生成される電流でデータ線を駆動することを特徴とする。 （もっと読む）