【課題】実際に即した配線ＯＣＶｐ係数を用い、タイミング解析の精度を向上させる。
【解決手段】配線ＯＣＶｐ係数を用いて配線遅延値を補正することにより、設計回路に含まれる第１パスと第２パスとの間の遅延差を検証する。配線ＯＣＶｐ係数の変動成分ΔＯＣＶｐは、配線のグローバルばらつきに起因するΔＯＣＶｐ＿λと、同層の配線のローカルばらつきに起因するΔＯＣＶｐ＿θと、異層間の配線のローカルばらつきに起因するΔＯＣＶｐ＿ωと、を含む。ΔＯＣＶｐ＿λは、それぞれのパスを構成する配線の各配線層における配線長に依存する。ΔＯＣＶｐ＿θは、上記配線長に加えてパス間距離に依存する。ΔＯＣＶｐ＿ωは、上記配線長に加えてチップサイズに依存する。それら配線長、パス間距離、及びチップサイズを示すデータを読み出し、読み出されたデータを用いて配線ＯＣＶｐ係数を算出し、算出された配線ＯＣＶｐ係数を配線遅延値に適用する。 （もっと読む）

【課題】複数のスタンダードセルを有する半導体装置のチップ面積をさらに小さくする。
【解決手段】半導体装置ＳＤ１は第１および第２スタンダードセルＳＣ１，ＳＣ２を備える。第１スタンダードセルＳＣ１は、拡散領域Ａｎ１１、拡散領域Ａｎ１１に対向する機能素子領域ＦＥ１、および金属層ＭＴ１１を有する。第２スタンダードセルＳＣ２は、拡散領域Ａｎ１１に連続する拡散領域Ａｎ２１、拡散領域Ａｎ２１に対向する機能素子領域ＦＥ２、ならびに拡散領域Ａｎ２１および機能素子領域ＦＥ２の間に形成された拡散領域ＣＲ２１を有する。金属層ＭＴ１１および機能素子領域ＦＥ２は、拡散領域Ａｎ１１、拡散領域Ａｎ２１、および拡散領域ＣＲ２１通して電気的に接続される。 （もっと読む）

【課題】チップ面積を増大させること無くパケット転送処理を高速に実行することが可能なパケット転送装置を実現する。
【解決手段】ルーティング情報を記憶する第１メモリと、ルーティング情報のうちから選択される選択ルーティング情報を記憶する第２メモリとを備える。比較部は、入力パケットから抽出された比較対象情報と一致する特定ルーティング情報が選択ルーティング情報に存在するか比較処理を行う。パケット生成部は、特定ルーティング情報に基づいて入力パケットから出力パケットを生成する。更新判定部は、比較処理において特定ルーティング情報が存在しない場合に、前記第２メモリの前記選択ルーティング情報を更新可能か判定する。転送処理部は、更新可能な場合、第１メモリのルーティング情報から選択ルーティング情報を新たに選択して、第２メモリの選択ルーティング情報の更新処理を行う。 （もっと読む）

【課題】ＲＤＲに従い設計され、活性領域と電源配線との境界部や周辺部における不具合の発生が抑制された、小型化かつ高集積化された半導体装置を提供する。
【解決手段】少なくとも１つのスタンダードセル内における半導体基板ＳＢの主表面に形成される第１導電型の機能素子用不純物領域Ａｐと、電源電位が印加される第２導電型の電源電位用不純物領域Ａｎとを備える。半導体基板ＳＢの主表面上に形成され、かつ半導体基板ＳＢの主表面に達する貫通孔ＳＣＴＨを有する絶縁層ＩＩ１、ＩＩ２と、絶縁層ＩＩ１、ＩＩ２の貫通孔内に形成されたコンタクト用導電層ＰＣＬとを備える。上記機能素子用不純物領域Ａｐと電源電位用不純物領域Ａｎとをまたぐように形成されるコンタクト用導電層ＰＣＬを通じて電気的に接続される。 （もっと読む）

【課題】回路規模を増大させることなく、要求に応じた複数の電源を選択的に生成すること。
【解決手段】本発明にかかる電源回路は、出力電圧ＶＯＵＴＡを分圧する第１のフィードバック回路と、出力電圧ＶＯＵＴＢを分圧する第２のフィードバック回路と、第１及び第２のフィードバック回路から出力される分圧電圧のいずれかを切替制御信号に基づいて選択し、出力する第１の選択回路と、第１の選択回路によって選択された分圧電圧と、基準電圧と、を比較し、比較結果に応じた電圧を出力するオペアンプ１と、オペアンプ１の出力電圧に応じた出力電圧ＶＯＵＴＡを生成するトランジスタＭＮ１と、オペアンプ１の出力電圧に応じた出力電圧ＶＯＵＴＢを生成するトランジスタＭＮ２と、切替制御信号に基づいて選択されたトランジスタＭＮ１、ＭＮ２のいずれかのゲートに対し、オペアンプ１の出力電圧を出力する第２の選択回路と、を備える。 （もっと読む）

【課題】半導体装置は、必要に応じてダイナミックレンジを確保し、且つ低消費電流化に資するフィルタ回路を備える。
【解決手段】半導体装置は、トランスコンダクタンス増幅器（１０３ａ〜１０３ｄ、２０３ａ〜２０３ｄ）とキャパシタ（１０４ａ、１０４ｂ）から構成されるフィルタ回路（１０、２０）を有し、前記フィルタ回路は、妨害信号の電界強度を検出し、検出結果に基づいて、前記トランスコンダクタンス増幅器の差動入力段トランジスタのソース側のインピーダンスと前記トランスコンダクタンス増幅器のバイアス電流の双方を調整するための制御を行う。 （もっと読む）

【課題】層間絶縁膜などの積層構造を低背化しつつ、アライメント用のマークが容易に形成された半導体装置、およびその製造方法を提供する。
【解決手段】半導体基板ＳＵＢに形成された光電変換素子ＰＴＯと、マーク部のストッパ膜ＡＬ１と、ストッパ膜ＡＬ１上および光電変換素子ＰＴＯ上に形成された第１の層間絶縁膜ＩＩ２と、第１の金属配線ＡＬ２と、第２の層間絶縁膜ＩＩ３とを備える。層間絶縁膜ＩＩ２、ＩＩ３を貫通してストッパ膜ＡＬ１に達するスルーホールＤＴＨが形成され、スルーホールＤＴＨ内の導電層ＤＴの上面に第１の凹部ＣＡＶが形成される。第１の凹部ＣＡＶの上面の第２の金属配線ＡＬ３に、アライメントマークとなる第２の凹部ＭＫを備える。 （もっと読む）

【課題】Ｎチャネル型パワーＭＯＳＦＥＴ等においては、各種のプロセスパラメータの比較的軽度の揺らぎによっても、アクティブセル領域とチップ周辺部の間の環状中間領域の周辺における電界集中によって、当該部分の近傍のＰ型ボディ領域端部の降伏によって、ソースドレイン耐圧が低下するという問題がある。
【解決手段】本願発明は、アクティブセル領域、チップ周辺領域、および、これらの間の中間領域のそれぞれの第１導電型のドリフト領域にスーパジャンクション構造を有するパワー系半導体装置において、この中間領域においてスーパジャンクション構造を構成する第２導電型のカラム領域の少なくとも一つの幅を他の領域よりも大きくしたものである。 （もっと読む）

【課題】構成機器に生じたエラーを適切に推定してエラー処理を行うこと。
【解決手段】ＣＰＵ、メモリその他の複数の構成機器を備えるマイクロコンピュータであって、レジスタと、該レジスタに書き込まれるデータと同一のデータが書き込まれるＭＲＡＭと、前記レジスタ及び前記ＭＲＡＭから定期的に出力されるデータを比較して比較結果を出力する比較手段と、を有する一以上のバックアップ機能付き記憶装置を備え、前記バックアップ機能付き記憶装置の比較手段が出力する比較結果が、前記レジスタ及び前記ＭＲＡＭから出力されたデータが異なるものであったことを示す場合に、前記複数の構成機器のいずれか又は全部にエラーが生じたと推定して所定のエラー処理を行うことを特徴とする、マイクロコンピュータ。 （もっと読む）

【課題】誘導性負荷の逆起電力による負荷駆動装置における誤動作を防止する。
【解決手段】出力トランジスタＱＮ１にオン電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のソースに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。一方、出力トランジスタＱＮ１においてオン電流の逆方向の負電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のドレインに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。 （もっと読む）