【課題】特殊なレーザー装置を用いずにフューズに対する処理を行うこと。フューズを物理的に破壊せずにフューズに対する処理を行うこと。
【解決手段】信号出力ライン４と電源ライン１０の間に第１のＰチャネルトランジスタ１が接続され、信号出力ライン４と接地ライン１１の間に第２のＰチャネルトランジスタ２が接続される。ストレス印加前は、第２のＰチャネルトランジスタ２のオフリーク電流が第１のＰチャネルトランジスタ１のオフリーク電流よりも大きいので、信号出力ライン４の電位レベルがローとなる。第１のＰチャネルトランジスタ１にのみストレスを印加することにより、第１のＰチャネルトランジスタ１のリバース方向のオフリーク電流が増加し、第１のＰチャネルトランジスタ１のオフリーク電流が第２のＰチャネルトランジスタ２のオフリーク電流よりも大きくなるので、信号出力ライン４の電位レベルがハイになる。 （もっと読む）

【課題】内蔵メモリ容量の増大による回路規模の増大を抑制しつつも、外部メモリへのアクセス量を低減することのできる誤り訂正装置を提供することにある。
【解決手段】デスクランブル回路２０は、復調回路からＥＣＣクラスタが分割されて格納される内蔵メモリ部から、スクランブルデータｓＤｕが入力されるＥＯＲ回路２１を備える。デスクランブル回路２０は、入力されたスクランブル値を、生成多項式Φ（ｘ）に従って１バイト分シフトさせて新たなスクランブル値を生成する１シフト演算器２４と、生成多項式Φ（ｘ）に従って２０９バイト分シフトさせて新たなスクランブル値を生成する２０９シフト演算器２５とを備える。デスクランブル回路２０は、ＥＯＲ回路２１に入力されるスクランブルデータｓＤｕのスクランブル処理時の処理順序に応じて、ＥＯＲ回路２１に出力するスクランブル値を選択する選択回路２８及びセレクタ２７を備える。 （もっと読む）

【課題】テクスチャメモリ内のテクセルデータをマッピングする描画処理において処理の効率を高めた描画処理装置を提供する。
【解決手段】描画対象のオブジェクトの各ピクセルにテクセルデータをマッピングする描画処理装置において，オブジェクト内のスキャン方向に連続するピクセルを描画対象ピクセルとし，描画処理対象ピクセルに対応するテクセルのテクセルデータとその近傍テクセルのテクセルデータとをテクスチャメモリから読み出し，当該読み出したテクセルデータに基づいてアンチエイリアッシング処理を行ってテクセルデータを生成するアンチエイリアス処理手段と，処理対象ピクセルとその隣接ピクセルのテクセルデータの差分が基準値より大きい場合に，アンチエイリアス処理手段を活性化し，差分が基準値以下の場合に，アンチエイリアス処理手段を活性化しない。 （もっと読む）

【課題】高速データ信号における波形品質を保つための様々な規格値を同時に満たすような送信装置を提供する。
【解決手段】出力信号ＴＸＯＰ，ＴＸＯＮを、ドライバ回路部１１０において、電源電圧ＶＤＤａをもとに抵抗分割で生成し、出力信号ＴＸＯＰ，ＴＸＯＮの振幅を、出力振幅補正部１２０において、電源電圧の変化に応じて生成した電流Ｉ１により補正する。これにより、電源電圧ＶＤＤａのばらつきに起因する出力信号ＴＸＯＰ，ＴＸＯＮの振幅のばらつきが補正される。 （もっと読む）

【課題】ＦｅＲＡＭ解析の高精度化を図る。
【解決手段】ＦｅＲＡＭをＦＩＢ等により加工して、その強誘電体キャパシタの強誘電体膜より上部電極側の部分と下部電極側の部分とを共に除去し、その強誘電体膜の上下面を露出させる（ステップＳ１）。その露出させた面に対し、ＴＥＭにより電子線を照射して、その強誘電体膜のＴＥＭ像や電子線回折像の取得、元素組成分析等を行う（ステップＳ２）。強誘電体膜を広範囲にわたって評価することができるため、強誘電体膜の異常個所を高い確率で見つけ出すことが可能になる。 （もっと読む）

【課題】
ＣＭＯＳ装置の製造工程におけるコンタクト不良発生を抑制する。
【解決手段】
半導体装置の製造方法は、（ａ）Ｓｉ基板に、ｎ型の第１の活性領域、ｐ型の第２の活性領域を形成する工程と、（ｂ）活性領域に、第１、第２のゲート電極構造、第１、第２のソース・ドレイン領域をそれぞれ形成する工程と、（ｃ）第１のソース／ドレイン領域に、凹部を形成する工程と、（ｄ）凹部にＳｉ−Ｇｅを含むｐ型の圧縮応力を有する半導体エピタキシャル層を形成する工程と、（ｅ）半導体基板上に引張応力を有する窒化シリコンのエッチストッパ膜、層間絶縁膜を形成する工程と、（ｆ）層間絶縁膜、エッチストッパ膜を貫通して、コンタクト孔をエッチングする工程と、（ｇ）半導体基板上方に酸素を含むプラズマを発生する工程と、（ｈ）コンタクト孔に導電性プラグを埋め込む工程と、を有する。 （もっと読む）

【課題】本発明は、シミュレーション方法及びプログラムに関し、効率的にシミュレーションを行い、且つ、回路特性の予測精度を向上可能とすることを目的とする。
【解決手段】コンピュータによる半導体集積回路のシミュレーション方法において、セルを含んで構成された回路のレイアウトデータに基づいてレイアウト解析を行い、レイアウト解析により得られたレイアウトパラメータの値をメモリ部に格納し、遅延時間、ノイズ特性、洩れ電流及び消費電力のうち少なくとも１つを含む前記セルの基本セル特性をネットリストから抽出し、レイアウトパラメータで表現してメモリ部に格納し、レイアウトパラメータの前記値をメモリ部から読み出して、レイアウトパラメータで表現された基本セル特性に代入してセル特性を求めてメモリ部に格納し、求められたセル特性を用いて前記回路の動作解析をする手順をコンピュータに実行させるように構成する。 （もっと読む）

【課題】誤差電圧に対してスイッチング制御する変調方式を簡略化して消費電流の低減を図ることが可能なデジタル制御ＤＣ／ＤＣコンバータの制御回路、ＤＣ／ＤＣコンバータ、およびその制御方法を提供すること。
【解決手段】デジタル位相補償部とΣ△変調部とを備え、デジタル位相補償部により、ＤＣ／ＤＣコンバータの出力電圧と目標電圧との誤差電圧に応じて、系の安定動作が確保されたデジタル調整信号を出力する。Σ△変調部により、デジタル位相補償部から出力されるデジタル調整信号に対してΣ△変調を行なう。Σ△変調部から出力されるΣ△変調された出力信号に応じて、ＤＣ／ＤＣコンバータがスイッチング制御される。 （もっと読む）

【課題】膨大な数の非同期データ転送パスのうちで、シンクロナイザ挿入がメタステーブル問題の対策とならないパスを自動的に除外し、その他のパスにシンクロナイザを挿入する。
【解決手段】非同期データ転送パスのうちで非同期クロックが原因となるメタステーブル問題に対する対策が行われていない未対策パスを記憶し、記憶されている未対策パスにシンクロナイザを挿入してもメタステーブル問題の対策とならないパスを自動的に判定し、その他のパスにシンクロナイザを挿入する。 （もっと読む）

【課題】レイアウト構成にかかわらず漏れ電流を防止することができる。
【解決手段】半導体装置１は、階層構造のモジュールを備えている。具体的には、基板２上に載置された第１のモジュール３と、第１のモジュール３と階層関係にある第２のモジュール４と、第１のモジュール３に駆動電圧ＶＤＤ１を供給する第１のパワーゲーティングセル５と、第１のパワーゲーティングセル５を介さずに第２のモジュール４に駆動電圧ＶＤＤ２を供給する第２のパワーゲーティングセル６と、第１のパワーゲーティングセル５の制御信号＃１の切断（ＯＦＦ）に基づいて、第２のパワーゲーティングセル６の制御信号を切断する電源切断検出回路７とを有している。第１のパワーゲーティングセル５および第２のパワーゲーティングセル６とには、それぞれ電源電圧ＶＤＤが供給されている。 （もっと読む）