いくつかの実施形態は開口のパターンを形成する方法を含む。方法は、互いから間隔を置いた構成要素を基板上に形成することを含み得る。構成要素は頂面と、頂面から下方にのびる側面を持ち得る。第一の材料が構成要素の頂面と側面に沿って形成され得る。第一の材料は第一の材料の等角な層を、構成要素に渡って回転形成することにより、または基板の構成要素に沿った選択的な堆積により、形成され得る。第一の材料が形成された後で、第一の材料の領域を露出させた状態で残しつつ、充填材料が構成要素の間に提供され得る。第一の材料の露出された領域は、開口のパターンを作り出すために、充填材料および構成要素の両方からその後選択的に除去され得る。
（もっと読む）

本開示は、メモリブロックの選択のための方法およびデバイスを含む。１つ以上の実施形態において、メモリコントローラは、それに関連するプレーンの複数のグループを有する１つ以上のメモリデバイスに結合される制御回路を含み、各グループは、スーパーブロックに体系化される物理ブロックの少なくとも２つのプレーンを含み、各スーパーブロックとともに、少なくとも２つのプレーンの各々からの１つの物理ブロックを含む。制御回路は、書き込み動作に関連する第１の未割り当ての論理ブロックアドレス（ＬＢＡ）を受信し、書き込み動作に関連するデータを受信するために、複数のグループのうちの選択される１つの内部で特定の空いているスーパーブロックを決定するように構成される。 （もっと読む）

多様な実施形態は、スーパーブロックに体系化された物理ブロックの少なくとも２つのプレーンを有する１つ以上のメモリデバイスを含み、各スーパーブロックについては、少なくとも２つのプレーンの各々から１つの物理ブロックを含む。実施形態は、プレーン内部の欠陥ブロックを判定することを含む。特定のブロック位置にあるブロックのうちのいずれもが欠陥品であると判定されない場合、実施形態は、特定のブロック位置にあるブロックをスーパーブロックに割り当てることを含み、特定のブロック位置にあるブロックのうちの１つ以上が欠陥品であると判定される場合、実施形態は、欠陥品であると判定された特定のブロック位置にあるブロックをスーパーブロックに割り当てることと、欠陥品であると判定された特定のブロック位置にある１つ以上のブロックの各々に対してそれぞれの置換ブロックをスーパーブロックに割り当てることと、を含む。それぞれの置換ブロックは、欠陥品であると判定されたそれぞれのブロックを含むプレーンのうちのそれぞれ１つの内部のいくつかのブロックから選択される。
（もっと読む）

メモリセル毎に複数ビットを格納するためにマルチレベルメモリセルを使用するメモリに対するデータパスを含む、メモリ、データパス、格納方法および使用方法が開示される。このような一つのデータパスは、ビットマッピング回路およびデータコンバータ回路を含む。このようなビットマッピング回路は、ビットの中間配列へと元のデータのビットをマッピングするように構成され、このようなデータコンバータ回路は、ビットの中間配列を受信し、メモリセルアレイのメモリセルによって格納されるメモリ状態に対応する中間データへとビットの中間配列を変換するように構成される可能性がある。
（もっと読む）

本開示は、メモリコントローラでのデータ完全性のための方法、装置、及びシステムを含む。１つのメモリコントローラの実施形態は、ホストインタフェース、及びホストインタフェースに結合される第１のエラー検出回路を含む。メモリコントローラは、メモリインタフェースと、メモリインタフェースに結合される第２のエラー検出回路を含むことができる。第１のエラー検出回路は、ホストインタフェースから受信されるデータに対してエラー検出データを計算し、ホストインタフェースに送信されるデータの完全性をチェックするように構成できる。第２のエラー検出回路は、メモリインタフェースに送信されるデータ及び第１のエラー訂正データに対してエラー訂正データを計算し、メモリインタフェースから受信されるデータ及び第１のエラー訂正データの完全性をチェックするように構成できる。 （もっと読む）

装置とシステムには第１のノードグループを含めることができ、第１のノードグループには、メモリーに連結された第１のネットワークノードが含まれ、第１のネットワークノードには、第１のポート、第２のポート、プロセッサポート、およびホップポートが含まれる。ネットワークノードグループには、メモリーに連結された第２のネットワークノードを含めることができ、第２のネットワークノードには第１のポート、第２のポート、プロセッサポート、およびホップポートが含まれる。第２のネットワークノードのホップポートは第１のネットワークノードのホップポートに連結され、第１のネットワークノードと第２のネットワークノードとの間で通信するように構成される。ネットワークノードグループには、第１のネットワークノードのプロセッサポートに連結され、第２のネットワークノードのプロセッサポートに連結されたプロセッサを含めることができる。このプロセッサは、第１のネットワークノードを経由して第１のメモリーにアクセスし、第２のネットワークノードを経由して第２のメモリーにアクセスするように構成される。その他の装置、システム、方法についても、本明細書にて開示される。
（もっと読む）

選択されたメモリヴォールトと関連付けられるパイプラインが空の時に、積層ダイのメモリシステム中の選択されたメモリヴォールトから、プログラム可能ないくつかのデータワードをプリフェッチするように動作するものを含む、システムおよび方法が、本明細書にて開示される。 （もっと読む）

本開示は、ソリッドステートドライブフォーマッティングのための方法およびデバイスを含む。１つのデバイス実施形態は、複数のメモリアレイに結合された制御回路を含み、各メモリアレイは、メモリセルの複数の物理ブロックを有する。メモリアレイは、システムデータが物理ブロック境界で終了する場合には、複数のメモリアレイにシステムデータを書き込むように、ユーザデータは物理ブロック境界から開始する場合には、複数のメモリアレイにユーザデータを書き込むように構成された制御回路によってフォーマットされる。 （もっと読む）

可変抵抗メモリセル構造およびその形成方法である。方法は、第一の電極を形成すること、前記第一の電極の上に絶縁材料を形成すること、前記第一の電極の表面を露出させるために前記絶縁材料にビアを形成すること、ガスクラスターイオンビームを使用して前記ビア内にヒーター材料を形成すること、前記ビア内に可変抵抗材料を形成すること、および、前記第一および第二の電極の間に前記ヒーター材料および可変抵抗材料が提供されるように第二の電極を形成すること、を含む。
（もっと読む）

本開示は、論理アドレスオフセットのための、方法、装置、およびシステムを含む。一方法の実施形態は、記憶装置のフォーマット操作の検出を含む。その後、フォーマット操作の検出に応じて、その方法は、記憶装置上のフォーマット情報の検査、論理アドレスオフセットの計算、およびそのオフセットのホスト論理アドレスへの適用を含む。 （もっと読む）