【課題】クロック駆動回路の出力端子数の削減により、回路規模を削減する。
【解決手段】発光サイリスタ２１０のカソードがＬレベルにされると、アノード・カソード間には電圧が印加される。一方、走査回路部１００における各走査サイリスタ１１１のゲートと、発光サイリスタ２１０の各ゲートとがそれぞれ接続されているため、走査サイリスタ１１１のゲート・カソード間にも電圧が印加される。この時、走査回路部１００により発光指令されている発光サイリスタ２１０のゲートのみを選択的にＨレベルとすることで、発光指令されている発光サイリスタ２１０がターンオンする。特に、クロック駆動回路６９の３つの出力クロックパルスＣＫ１Ｒ，ＣＫ２Ｒ，ＣＫＣを波形整形回路８０で波形整形した２相のクロックＣＫ１，ＣＫ２により、走査回路部１００を駆動しているので、クロック駆動回路６９の出力端子数を削減できる。 （もっと読む）

【課題】多数の発光サイリスタが並列接続されていることに起因して生じる駆動波形の遷移時間の増大を軽減する。
【解決手段】プリントヘッド１３は、走査回路部１００及び主発光部２００を有し、これらがデータ駆動部６０及びクロック駆動回路７０に接続されている。主発光部２００は、複数段の発光サイリスタ２１０により構成されている。走査回路部１００は、クロック駆動回路７０から供給される２相の第１、第２クロックＣ１，Ｃ２により駆動され、主発光部２００にトリガ電流を流してオン／オフ動作させる。非発光時におけるデータ端子ＤＡの電位を分圧抵抗６４，６５で分圧することにより、多数の発光サイリスタ２１０−１〜２１０−ｎが並列接続されていることに起因して生じる駆動波形の遷移時間の増大を軽減することが可能となる。 （もっと読む）

【課題】演算増幅器（回路）には発振防止等の特性改善のために位相補償用のコンデンサを備える。ＭＯＳ集積回路ではＭＯＳ容量を用いることが一般的であるが、特性が不安定、かつ大きな静電容量値がとれないという問題があった。もしくはこれを回避するためにコストアップをもたらす濃いイオン打ち込みの新たな製造工程を必要とした。
【解決手段】ＭＯＳトランジスタ、ダイオードでバイアス電圧を発生させ、コンデンサの両端にＭＯＳ容量がＭＯＳトランジスタとしてみた場合に常時オンしている状態に相当する電位を与えて、ＭＯＳ容量直下における空乏層の発生をおさえることにより、広い動作電圧範囲において、大きな容量値と安定した特性をコスト増加なしに実現する。 （もっと読む）

【課題】ＬＥＤ駆動電流の立ち上がり時間やその変動、それによる露光エネルギー量のばらつきといった問題を解消する。
【解決手段】ＬＥＤ２１０の駆動オンのために、入力端子Ｓから入力される駆動オン／オフ制御信号ＤＲＶ−ＯＮ−Ｐが“Ｌ”レベルから“Ｈ”レベルに遷移すると、ＮＡＮＤ回路３００の出力信号が“Ｈ”レベル（＝電源電圧ＶＤＤ）から“Ｌ”レベル（＝０Ｖ）へ遷移する。これにより、ＰＭＯＳ３２０のゲートに付随するゲート容量には、充電電流Ｉ１が流れるが、この充電電流Ｉ１は、ＮＡＮＤ回路３００の出力端子からこのＮＡＮＤ回路３００中を経由してグランド側に流れる。即ち、充電電流Ｉ１は、マルチプレクサ１７１、分圧回路１６２、及びオペアンプ１６１の出力端子には流れない。 （もっと読む）

【課題】クロック駆動回路の出力端子数の削減により、回路規模を削減する。
【解決手段】クロック駆動回路７０内のオープンドレーン形インバータ８０とスリーステート形出力バッファ９０とにより、走査回路部１００を駆動するための２相の第１及び第２クロックを生成している。発光サイリスタ２１０のカソードがＬレベルにされると、アノード・カソード間には電圧が印加される。一方、抵抗１３０を介して供給される第２クロックによりシフト動作を開始する走査回路部１００における各走査サイリスタ１１０のゲートと、発光サイリスタ２１０の各ゲートとがそれぞれ接続されているため、走査サイリスタ１１０のゲート・カソード間にも電圧が印加される。この時、走査回路部１００により発光指令されている発光サイリスタ２１０のゲートのみを選択的にＨレベルとすることで、発光指令されている発光サイリスタ２１０がターンオンする。 （もっと読む）

【課題】多重露光方式を採用した発光装置において発光制御信号の転送レートの増大を防止する。
【解決手段】制御回路２０は、書込期間ＴWにおいては、第１駆動トランジスタTd1のゲートと第２駆動トランジスタTd2のゲートとを非導通状態にしたうえで、データ電位Ｖｄ[１]を第１駆動トランジスタTd1のゲートに供給し、その後の転送期間においては、第１駆動トランジスタTd1のゲートと第２駆動トランジスタTd2のゲートとを導通させて、第１保持容量Ｃ１に保持されているデータ電位Ｖｄ[１]を第２保持容量Ｃ２へ転送する。すなわち、制御回路２０は、各単位期間（Ｔ１〜Ｔ３）において、データ線２３[１]に対するデータ電位Ｖｄ[１]の供給を１回行うだけで、第１の発光素子Ｅ１１および第２の発光素子Ｅ２１の各々の発光を制御することができる。 （もっと読む）

【課題】発光サイリスタを駆動するための駆動回路の発振を防止する。
【解決手段】オン／オフ指令信号ＤＲＶＯＮ−ＰがＨレベルの場合、ＰＭＯＳ４３及びＮＭＯＳ４４からなるＣＭＯＳインバータ４２の出力側のデータ端子ＤＡがＬレベルとなる。この結果、プリントヘッド１３側の共通端子ＩＮも０Ｖとなり、各発光サイリスタ２１０のアノード・カソード間に電源電圧ＶＤＤが印加される。この際、発光サイリスタ２１０−１〜２１０−ｎの内、発光指令されている発光サイリスタ２１０のゲートのみを、シフトレジスタ１１０によって選択的にＨレベルとすることで、発光指令されているサイリスタ２１０がターンオンする。ＮＭＯＳ４４のチャネル形成予定領域に、サブストレート領域と同極性の不純物が注入されているので、ＮＭＯＳ４４の閾値電圧が増加し、駆動回路４１の発振を防止できる。 （もっと読む）

【課題】発光サイリスタを駆動するための駆動回路の発振等を防止する。
【解決手段】オン／オフ指令信号ＤＲＶＯＮ−Ｎが“Ｌ”レベルの場合、ＣＭＯＳインバータ４２の出力側のデータ端子ＤＡが“Ｈ”レベルとなる。この結果、プリントヘッド１３側の共通端子ＩＮも“Ｈ”レベルとなり、各発光サイリスタ２１０のアノード・カソード間に電源電圧ＶＤＤが印加される。この際、発光サイリスタ２１０−１〜２１０−ｎの内、発光指令されている発光サイリスタ２１０のゲートのみを、シフトレジスタ１１０によって選択的に“Ｌ”レベルとすることで、発光指令されているサイリスタ２１０がターンオンする。ＰＭＯＳ４３のソースにＶＤＤ電源が接続され、サブストレート端子に、ＶＤＤ電源よりも高いＶＤＤ５電源が接続されているので、ＰＭＯＳ４３の閾値電圧が増加し、駆動回路４１の発振を防止できる。 （もっと読む）

【課題】駆動電流の信号反射による駆動波形の歪みを防止する。
【解決手段】発光素子アレイ２００を構成する複数の発光サイリスタ２１０（＝２１０−１〜２１０−ｎ）は、ＶＤＤ端子と共通端子ＩＮとの間に並列に接続されている。共通端子ＩＮは、接続ケーブル７０を介して定電流源回路４２に接続されている。更に、発光サイリスタ２１０のアノード・カソード間には、スイッチ回路２３０が接続されている。発光サイリスタ２１０−１〜２１０−ｎは、シフトレジスタ１１０から順次出力されるトリガ信号により、順に点灯する。この際、スイッチ回路２３０は、オン／オフ指令信号ＤＲＶＯＮ−Ｐに基づき、発光サイリスタ２１０の消灯時には、オン状態になって発光サイリスタ２１０のアノード・カソード間を短絡し、発光サイリスタ２１０の点灯時には、オフ状態になる。これにより、接続ケーブル７０に流れる駆動電流Ｉｏｕｔが略一定となって、信号反射もなくなる （もっと読む）

【課題】発光サイリスタ等の被駆動素子の破壊を防止して信頼性の向上を図る。
【解決手段】ドライバＩＣは、第１端子と、第２端子と、前記第１端子及び前記第２端子間の導通状態を制御する制御端子と、を有する被駆動素子が複数配列された被駆動素子アレイを時分割駆動する回路である。被駆動素子アレイは、隣接配置された被駆動素子毎に被駆動素子群が形成され、各被駆動素子群における第１端子群、第２端子群、及び制御端子群の内、各第２端子群がグランドにそれぞれ接続され、各制御端子群が共通母線にそれぞれ接続されている。ドライバＩＣは、各共通母線をそれぞれ駆動する複数のゲート駆動用バッファ１６２を備えている。各バッファ１６２は、電源ＶＤＤと共通母線ＯＵＴとの間に直列に接続されたスイッチ用ＰＭＯＳ４０３及び降圧用ＰＭＯＳ４０６と、共通母線ＯＵＴとグランドＧＮＤとの間に接続されたスイッチ用ＰＭＯＳ４０４とを有している。 （もっと読む）

【課題】パワーＭＯＳトランジスタの搭載を不要とし、光プリントヘッドの小型化、低コスト化を図る発光素子アレイ、駆動装置、画像形成装置を提供する。
【解決手段】本発明の光プリントヘッドは、第１端子と、第２端子と、前記第１端子と前記第２端子との間の導通を制御するための制御端子とを各々有し、前記第１端子と前記第２端子との間に電流が流れることにより発光する複数の発光素子と、前記複数の発光素子の各々に対応して設けられ、前記発光素子の前記第１端子と前記第２端子との間に電流を流すことにより発光させる駆動回路と、前記複数の発光素子の各々に対応して設けられ、前記発光素子の前記制御端子と一端が接続され、双方向に電圧降下を発生させる双方向電圧降下発生回路と、複数の前記双方向電圧降下発生回路の他端を共通に接続する共通母線と、前記共通母線に対して、前記発光素子の制御端子に与える制御信号を出力するバッファ回路とを備えたことを特徴とするものである。 （もっと読む）

【課題】有機ＥＬ素子の経時劣化の進行を抑制しながら、輝度ムラの発生を低減する。
【解決手段】各点灯回路５１(i)（ｉ＝１〜ｍ）は複数の画素からなり、各画素は、複数の有機ＥＬ素子を備える。露光装置は、例えば、電源投入後や、印刷前後の印字をしていない状態で、定期的に各有機ＥＬ素子を一定の値の駆動信号で発光させて、光センサ回路５２(i)（ｉ＝１〜ｍ）により、有機ＥＬ素子の発光光量を計測する。センサドライバ４５は、計測した発光光量に対応するセンサ出力信号をヘッドコントローラに出力する。ヘッドコントローラは、計測された発光光量と設定された基準光量との差分に基づいて、画像データに応じた階調信号を補正し、設定された目標基準光量と設定された基準光量との差分に基づいて各有機ＥＬ素子を発光させるためのアノード時間を補正する。 （もっと読む）

【課題】従来の電気光学装置では、電気光学素子の特性を電気光学素子間でそろえることが困難である。
【解決手段】基板と、前記基板の第１面一部の領域を複数の素子領域９１に区画する隔壁と、複数の発光素子６７と、を含み、発光素子６７は、発光機能を発揮する機能層を有し、発光機能は、前記基板のＹ方向における分解能が、複数の発光素子６７のＹ方向における間隔Ｐに対応しており、複数の発光素子６７は、Ｆ方向に連続して一列に並ぶ複数の発光素子６７を１組の素子群２４１とする複数組の素子群２４１に区分されており、素子領域９１は、少なくとも１組の素子群２４１を包含しており、素子領域９１の長手方向は、Ｆ方向に延在しており、Ｆ方向は、Ｘ方向から傾いており、複数組の素子群２４１は、Ｆ方向と交差し、且つＹ方向から傾いている方向に並んでいる、ことを特徴とする電気光学装置。 （もっと読む）

【課題】従来の電気光学装置では、電気光学素子の特性を電気光学素子間でそろえることが困難である。
【解決手段】基板と、前記基板の第１面の一部の領域を複数の素子領域９１に区画する隔壁と、複数の発光素子６７と、を含み、発光素子６７は、発光機能を発揮する機能層を有し、発光機能は、前記基板のＹ方向における分解能が、複数の発光素子６７のＹ方向における間隔Ｐに対応しており、複数の発光素子６７は、Ｆ方向に連続して一列に並ぶ複数の発光素子６７を１組の素子群とする複数組の前記素子群に区分されており、素子領域９１は、少なくとも１組の前記素子群を包含しており、素子領域９１の長手方向は、Ｆ方向に延在している、ことを特徴とする電気光学装置。 （もっと読む）

【課題】インクジェットプリンター等のドライバ回路において、出力回路の貫通電流を抑制して、低消費電力化を図る。
【解決手段】セパレーション回路ＳＰは、印字データData2をＰＭＯＳトランジスタＭＰ側とＮＭＯＳトランジスタＭＮ側にそれぞれ分離して印加する回路であり、印字データData2に基づいて、ＰＭＯＳトランジスタＭＰ側にゲート信号ＰＣ、ＮＭＯＳトランジスタＭＮ側にゲート信号ＮＣを出力する。そして、セパレーション回路ＳＰは、ＰＭＯＳトランジスタＭＰとＮＭＯＳトランジスタＭＮが同時にオンしないように、ゲート信号ＰＣ、ＮＣの電圧変化が生じるタイミングをずらすように構成されている。ゲート信号ＰＣ、ＮＣの変化のずれ量は、制御データ保持回路３に保持された２ビットの制御データ（Ｓ１，Ｓ２）に応じて調節可能に構成されている。 （もっと読む）

【課題】ドライバ回路のドライブ能力をプリンター装置の特性に合わせて適切に設定する。
【解決手段】ドライバ回路は、シフトレジスタ１、印字データ保持回路２、制御データ保持回路３、出力回路４から形成されている。印字データ保持回路２で保持された印字データData2、制御データ保持回路３に保持された制御データData1は、それぞれ出力回路４に印加される。そして、出力回路４は、制御データ保持回路３に保持された印字データData2に応じた出力電圧を出力する。この時、出力回路４のドライブ能力（出力電圧の立ち上がり時間／立ち下がり時間）は、制御データ保持回路３に保持された制御データData1に応じて可変制御されるように構成されている。 （もっと読む）

【課題】複数のＬＥＤ駆動回路間での駆動電流のばらつきを改善し、印刷濃度のむらを解消して印刷品位の向上を図る。
【解決手段】ＬＥＤプリントヘッドに搭載されるドライバＩＣ中の複数のＬＥＤ駆動回路１１０において、駆動トランジスタであるＰＭＯＳ１１８〜１２２のゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４ＧをＬＥＤアレイ方向（Ｘ軸方向）に並列に配置して、ＰＭＯＳのチャネルがＬＥＤアレイ方向に対して直交する方向（Ｙ軸方向）となるように配置し、ドレイン電流をＹ軸方向に流す構成にしている。そのため、低温雰囲気中であってもドライバＩＣ端部とドライバＩＣ中心部との駆動電流の差が小さくなり、ドライバＩＣ内での駆動電流のばらつきを改善できる。これにより、画像形成装置における印刷濃度のむらを解消できて印刷品位を向上できる。 （もっと読む）

【課題】パワーＭＯＳトランジスタの搭載を不要とし、光プリントヘッドの小型化、低コスト化を図る発光素子アレイ、駆動装置、画像形成装置を提供する。
【解決手段】本発明の発光素子アレイは、複数配列された発光素子を駆動回路により発光させる発光素子アレイにおいて、前記発光素子は、第１端子が前記駆動回路に接続され、第２端子がグランドに接続され、第３端子が共通母線に接続される三端子スイッチ素子であり、前記第３端子が接続される前記共通母線はプッシュプル駆動バッファ回路により駆動されることを特徴とするものである。 （もっと読む）

【課題】半導体集積回路に応力が加わった場合において、その応力による半導体集積回路内のＭＯＳトランジスタの電気的特性の変動を抑える。
【解決手段】出力ＭＯＳトランジスタ１Ｔのゲート電極１３Ａは、半導体基板１０の長辺方向Ｄ１（即ち長辺に平行な方向）に沿って延びている。このゲート電極１３Ａの両側には、ソース領域、ドレイン領域（共に不図示）が配置され、それらの間にチャネル領域（不図示）が形成されている。また、各制御回路１Ｌに含まれる各制御ＭＯＳトランジスタ（不図示）についても、ゲート電極１３Ｂを半導体基板１０の長辺方向Ｄ１に沿って延びるように構成してもよい。 （もっと読む）

【課題】発光サイリスタのゲート端子電位を過剰に低下させることなく、無効なゲート電流を削減して発光出力の増加を図る。
【解決手段】発光サイリスタｄ１を駆動するバッファ回路１０１に、ＰＭＯＳトランジスタ１１２、１１３を設ける。サイリスタｄ１を発光させる場合、ＰＭＯＳトランジスタ１１２はオフ、ＰＭＯＳトランジスタ１１３はオンとなって、発光サイリスタｄ１のゲート端子Ｇの電位はＰＭＯＳトランジスタの閾値電圧Ｖｔに略等しい電位になる。これにより、オン状態にあるサイリスタｄ１のアノード端子から供給される駆動電流は、ＮＰＮトランジスタ６２のコレクタやＰＮＰトランジスタ６１のコレクタ側に流れる電流Ｉｋ２、Ｉｋ１となって、ゲート端子からバッファ回路１０１を介してグランドへ至る電流Ｉｇは生じない。 （もっと読む）