【課題】多数の信号用ＴＳＶを有する半導体チップを積層した半導体装置では、個々の信号用ＴＳＶを導通試験するのに、膨大な工数がかかっていた。
【解決手段】信号用ＴＳＶを直接導通試験するのではなく、信号用ＴＳＶに隣接した位置にダミーバンプを配列すると共に、複数の半導体チップ間のダミーバンプを一筆書きで描けるような導通経路で、各半導体チップのダミーバンプを接続する。
導通経路の導通試験により、積層された２つの半導体チップの接合面における接合不良を測定、検出できる。 （もっと読む）

【課題】回路基板上の電源回路の出力電流の測定や各素子に流れる電流の測定にかかる手間と時間を削減することができる汎用性の高い電流測定治具を提供する。
【解決手段】測定対象となる素子１１を搭載し、回路基板１に実装される電流測定治具１０は、素子１１を保持する保持部１２と、保持部１２に保持された素子１１と回路基板１とを電気的に接続する導電部１３と、導電部１３に並列に接続可能なループケーブル１４と、を有し、導電部１３には、ループケーブル１４が導電部１３に接続されたときに素子１１と回路基板１との間に流れる電流をループケーブル１４に迂回させるスイッチ部２０が設けられている。 （もっと読む）

【課題】画像表示装置において、テスト画像を表示させるための画素駆動信号の出力波形をテストパッドを介して取り出せるようにする。
【解決手段】画像表示装置の水平走査用（ソース駆動用）の画素駆動部４は、画素駆動信号を出力するソースドライバＩＣチップ３１、ソースドライバＩＣチップ３１から出力される画素駆動信号をディスプレイの画素に供給する出力ライン３２、及びテストパッド３３がフィルム３４上に設けられたチップオンフィルム組立体である。テストパッド３３−１、３３−２、３３−３、３３−４は、出力ライン３２−１、３２−４、３２−６８１、３２−６８４に設けられている。出力ライン３２−１〜３２−３は、ディスプレイの画素に接続されず、出力ライン３２−４〜３２−６８４は、ディスプレイの第１〜第６８１列目の画素列の各画素に接続される。テスト画像として、ディスプレイの最端の画素列を発光させることによる画像を表示する。 （もっと読む）

【課題】安価でしかも簡素な構成でありながら、基板の大型化や接続不良の発生を抑制することができる検査用電極付き基板を提供する。また、単体検査の段階で装置接続後の総合的な品質を保証する提供する。
【解決手段】本発明は、本体基板実装用接続部２と、本体基板実装用接続部２に隣接する検査用接続部３と、本体基板実装用接続部２と検査用接続部３との間に設けられた切断エリア９と、切断エリア９を跨って本体基板実装用接続部２の配線パターン６と検査用接続部３の検査基板接続用電極８を含む配線パターン６を直線状に接続する本体基板接続用電極７と、を備える。また、検査用接続部３を屈曲させ、本体基板と同一構成の検査基板に実装する。 （もっと読む）

【課題】電源分離回路への電源供給を制御する複数の電源スイッチから、不良スイッチを特定する。
【解決手段】電源スイッチ群２１は、第１電源１０１と複数の電源供給端子１０３〜１０５との間の接続を制御する複数の電源スイッチ１２０〜１２２を備える。電源分離回路１１は、複数の電源供給端子１０３〜１０５の各々に対応して接続される複数の内部回路１４０〜１４２を備える。スイッチング素子１３１、１３２は、通常動作モードにおいて、複数の電源供給端子１０３〜１０５のそれぞれの間を短絡し、テストモードにおいて、複数の電源供給端子１０３〜１０５のそれぞれの間を分離する。複数の電源供給端子１０３〜１０５における電圧ＶＳＤは、複数のモニタ端子１６１〜１６３に監視可能に出力される。 （もっと読む）

【課題】検査用電極を備えるＣＭＯＳ論理ＩＣパッケージおよびその検査方法の提供。
【解決手段】パッケージ内の各接続用電極パッドに近接する位置に設けられた検査用電極とバッファゲートを備えるＣＭＯＳ論理ＩＣパッケージを提供し、プリント配線基板に実装されたＣＭＯＳ論理ＩＣパッケージの検査用電極に低電圧の検査信号を印加したときの電源電流を測定することによりパッケージ内の接続用電極パッドとプリント配線基板の電極ランド間の開放故障（断線故障および半断線故障を含む）を検査するＣＭＯＳ論理ＩＣパッケージの検査方法およびそのＣＭＯＳ論理ＩＣパッケージ。 （もっと読む）

【課題】半導体集積回路装置の電気的テストにおいて、テストヘッド内の電源からプローブ等に至る比較的長い経路を介して供給される電源電圧の変動を防止するために、通常、テストボード上等に、電界コンデンサ等の大容量のバイパスコンデンサを設置している。しかし、大容量のバイパスコンデンサで吸収できる変動は、せいぜい数十ナノ秒程度の比較的短時間の変動のみであり、１００ナノ秒を超えるような比較的長時間の変動には対応できない。
【解決手段】本願発明は、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給するものである。 （もっと読む）

【課題】システムＬＳＩ内部の信号を観測するために、小数個のテストコネクションポイントを設け、そこに選択的に切り替えられた観測対象信号を出力することは出来るが、これでは内部状態を物理的に外部に引き出しただけであり、電気信号単体での波形立ち上がり時間／ジッタ値／アイ・ダイアグラムの開口、また２つ以上の電気信号での位相ズレ、そして観測信号そのものの信号品質について対応が不十分である。
【解決手段】本発明では、内蔵された信号を外部に引き出す場合の特殊な構造を設けることによって、システムＬＳＩにおける電気信号特性の観測及び解析を可能とする。パッケージ上に内蔵された電気信号をデジタル的かつアナログ的に観測することでシステムＬＳＩの解析をするこが可能となる。さらに観測用端子についても最小限に抑えることができ、システムの省スペース化及び、コストダウンに対応することが可能となる。 （もっと読む）

【課題】レギュレータ回路の検査用端子と他の機能端子との兼用を可能とする。
【解決手段】負荷電流印加回路は、スイッチ経路選択信号に基づいて負荷電流印加端子から負荷回路に検査用負荷電流を印加する。レギュレータ回路駆動用回路は、複数のスイッチ回路を備え、ゲート制御信号に基づいて負荷回路に供給する電流量を制御する。差動増幅器は、レギュレータ回路駆動用回路から出力される負荷電源電圧と、基準電圧とを比較する。ゲート制御信号選択回路は、差動増幅器の出力に基づいて、負荷電源電圧が所定の電圧になるようにゲート制御信号を生成してレギュレータ回路駆動用回路に出力する。検査するとき、ゲート制御信号選択回路は、複数のスイッチ回路のうちの所定のスイッチ回路を差動増幅器の出力に基づいて動作させ、他のスイッチ回路をオフ状態にするゲート制御信号を出力する。 （もっと読む）

【課題】非接触インタフェースを備えた半導体装置において、異なる種類の半導体装置を検査する際のコストが増大する。
【解決手段】
検査用半導体装置は、検査用ＬＳＩを備え、その検査用ＬＳＩは検査対象半導体装置との間で非接触で信号を通信するための複数の非接触インタフェースと、非接触インタフェースに接続された通信部と、通信部を制御する通信制御部と、を有する。通信制御部は、検査対象半導体装置の構成に応じて通信部の動作状態を制御する。 （もっと読む）

【課題】配線長やビア数に起因する不良の流出を削減すること。
【解決手段】本発明では、複数のセルと複数の信号線とを含む回路の接続を表す第１の回路情報に基づいてレイアウトを実行し（Ｓ２１）、その回路情報を第２の回路情報とすると共に、レイアウトの実行結果から、複数の信号線の各々の配線長と、複数の信号線の各々が経由するビアホールの数であるビア数とを抽出する（Ｓ２２）。第２の回路情報に対して故障シミュレーションを実行し、故障の検出ができないノードである故障未検出ポイントを抽出する（Ｓ２３）。故障未検出ポイントのそれぞれに対して、配線長及びビア数を用いて重み付けを施し（Ｓ２４）。故障未検出ポイントの中から、重み付けの結果を表す算出値が設定値を超える故障未検出ポイントを選択し、その故障未検出ポイントに対してテストポイントを挿入する（Ｓ２５）。 （もっと読む）

【課題】電子基板に設けられた多数のバイアホールを利用して導通状態を触針検査する際に、触針プローブと電子基板の銅箔パッド間の接触の信頼性を向上させる。
【解決手段】被検査物である電子基板１は、半田レジスト膜が施されたバイアホール３の空孔３ａの周縁の延長銅箔部に、半田膜を施した一対の半田被覆パッド６ａ，６ｂが設けられている。検査装置は、プローブ１２を構成する触針棒１６の軸体部１４の先端側に軸心部１４ｂが形成され、接触電極部１５が軸体部１４に遊嵌されて弾性ばね１７によって先端側に付勢されている。軸心部１４ｂを電子基板１の空孔３ａに遊嵌させた状態で、半田被覆パッド６ａ，６ｂに接触電極部１５を接触させ、触針検査ツール２８によって、プローブ１２相互間又はプローブ１２とグランド端子間の導通状態が検査される。 （もっと読む）

【課題】パッケージ内に配置されたダイの信号を測定する。
【解決手段】絶縁基板16に少なくとも１つのダイ12,14と測定機器44を設け、ダイを測定機器に電気的に接続するための少なくとも１つの導電路と測定機器を絶縁基板の面上の電極に電気的に接続する他の導電路とを有する。絶縁基板の電極を回路基板18の電極20に電気的に接続して、測定機器が回路基板の電極に電気的に接続される。インタフェース・ポートが回路基板に設けられ、回路基板の電極に電気的に接続される。測定機器を介してダイ及びインタフェース・ポートの間で信号が伝送される。 （もっと読む）

【課題】データ入出力パッドとテストパッド間の経路や当該経路途中の回路の不良を検出することを可能とする方法を提供する。
【解決手段】半導体装置のテストのためのテストパッド（第２パッド２２）と内部回路２３との接続経路に、データ入出力のためのマイクロバンプパッド（第１パッド２１）が配置されている。このため、前記第２パッド２２を用いたテスト時に、前記内部回路２３までの全経路の段線不良、回路不良が検出できる。 （もっと読む）

【課題】検査用コネクタの有効活用を図ることで、不具合を生じさせることなく回路基板に実装される電子部品を削減し、更なる小型化を達成することが可能な回路ユニットおよび電子機器を提供することを目的とする。
【解決手段】本発明にかかる回路ユニットの構成は、回路基板１４０と、回路基板に接続されるフレキシブルケーブル１２０と、を備える回路ユニットであって、回路基板は、フレキシブルケーブルとの接続面に、当該回路ユニット製造時の信号入出力検査に用いられる検査用コネクタ１５２を有し、フレキシブルケーブルは、検査用コネクタに接続される接続部１２４を有することを特徴とする。 （もっと読む）

【課題】アイソレータにおいて、分離バリア及び受信回路を搭載するチップと送信回路を搭載するチップとが分かれている場合、分離バリア及び受信回路の機能検査をチップ単体で行うことができる、半導体装置の提供を目的とする。
【解決手段】入力端子Ｐ１１，Ｐ１２と、入力側と出力側を電気的に絶縁したまま、入力端子Ｐ１１，Ｐ１２を介して入力側に入力された入力パルスに基づいて、入力パルスのエッジに同期した同期信号を出力側に出力する分離バリアＢｓと、同期信号を検出し、同期信号の検出タイミングに同期したエッジを有する出力波形を出力する受信回路Ｒｘと、受信回路Ｒｘが同期信号を検出するときの検出感度を調整するための調整端子Ｐ１６とを、一つのチップＣ２上に備える、半導体装置。 （もっと読む）

【課題】本発明は、短い時間でテストを行うことが出来る半導体装置、試験方法及びプログラムを提供することを課題とする。
【解決手段】半導体装置を構成する各回路ブロックをそれぞれ電源線若しくは接地線によってシールドする。また試験パッド２までの引き出し配線３をシールド配線でシールドする。また別の試験方法として、試験パッド２にそれぞれ異なる電圧を印加して電流値を検出する。更に別の試験方法として、互いに隣接していない回路ブロックへの試験パッド２に同時に電圧を印加して、電流値を検出する。 （もっと読む）

【課題】チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否判定の信頼性を高める。
【解決手段】チップ１０が基板に実装された半導体装置であって、チップ１０に配置され、チップ１０の内部回路と電気的に接続するパッド群Ａと、チップ１０のうちパッド群Ａが配置された領域以外の領域に配置されたテスト用パッドパターンＢとを備え、パッド群Ａは、チップ１０の主面に形成された複数のパッド１２ａと、複数のパッド１２ａの各々の上にバリアメタル膜を介して形成され、基板と電気的に接続するバンプ１６ａとを有し、テスト用パッドパターンＢは、チップ１０の主面に形成された複数のテスト用パッド１２ｂと、複数のテスト用パッド１２ｂの各々の上にテスト用バリアメタル膜を介して形成されたテスト用バンプ１６ｂと、複数のテスト用パッド１２ｂのうち互いに隣り合うテスト用パッド１２ｂ間を電気的に接続する配線１１ｂとを有する。 （もっと読む）

【課題】除去可能な補助検査端子を有するソリッドステート・ドライブの検査方法を提供する。
【解決手段】除去可能な補助検査端子を有するソリッドステート・ドライブの検査方法において、該ソリッドステート・ドライブのメモリ半導体素子に不良が発生した場合、不良分析のために検査端子が設けられた補助ボードを別途に使用して除去するか、又は印刷回路基板の一側面エッジにメモリ半導体素子を検査可能な印刷回路パターンと接続された貫通ホールを設け、不良発生時に、前記貫通ホールが露出されるように、印刷回路基板の一部を切断し、メモリ半導体素子に対する不良分析を実施する。従って、印刷回路基板に搭載されたメモリ半導体素子を取り外さずに不良分析を実施することが可能である。 （もっと読む）

【課題】電子部品の高密度実装や半導体モジュールの構造設計、検査および故障解析などが容易である半導体モジュールとその検査装置を提供し、さらには、高周波回路を有する小型の半導体モジュールにおいて、内部配線の影響による高周波特性の劣化が防止あるいはより低減され且つ検査の利便性に優れた半導体モジュールを提供すること。
【解決手段】半導体モジュール１は、４つの層からなる多層構造を有する多層基板１１と、ビア１２ａおよび配線パターン１２ｂから構成される内部配線１２と、それぞれ異なる層に設けられた配線パターン１２ｂ上に設けられた内部電極１６と、多層基板１１に実装された電子部品１３，１４と、多層基板１１の上面に形成されたスルーホール１７とを備える。また、半導体モジュール１の検査の際には、スルーホール１７を通じて、検査装置３０のプローブ２２が内部電極１６と電気的に接続される。 （もっと読む）