【課題】複数箇所のタイミング違反検出を、小規模な回路構成で実現する。
【解決手段】選択信号に基づいて、複数の信号からいずれか１つを選択する第１のセレクタと、上記選択信号に基づいて、ラッチされた複数の信号からいずれか１つを選択する第２のセレクタと、クロック信号ＣＬＫを所定時間遅延する遅延回路と、遅延回路により遅延したクロック信号に同期して、第１のセレクタの出力をラッチするタイミング違反検出用フリップフロップ回路と、タイミング違反検出用フリップフロップ回路の出力と第２のセレクタの出力とを比較する比較回路とを、備える。複数の信号に対し、個別に回路を設けることなく、１つのタイミング違反検出回路で構成することができる。 （もっと読む）

【課題】部分的な経年劣化の予兆を早期に発見することができる半導体装置を提供する。
【解決手段】ＬＳＩ１は、複数のモジュールと、複数の遅延モニタを含む遅延モニタ群１５とを備える。各遅延モニタは、複数段のゲート素子を有するリングオシレータを含む。各遅延モニタは、ゲート素子の遅延時間を測定する。ＣＰＵ＃０は、遅延モニタによって測定された遅延時間に基づいて、遅延モニタの近傍のモジュールの経年劣化を判定する。 （もっと読む）

【課題】電子回路及びそのタイミング調整方法において、フリップフロップのホールドエラーを防止すること。
【解決手段】クロック信号ＣＬＫに同期してテストパターンＴＰを出力する送信側フリップフロップＦＦ_t１〜ＦＦ_t３と、テストパターンＴＰを遅延させる遅延回路４１〜４３と、遅延回路４１〜４３から出力されたテストパターンＴＰをラッチすると共に、テストパターンＴＰを出力する受信側フリップフロップＦＦ_r１〜ＦＦ_r３と、受信側フリップフロップＦＦ_r１〜ＦＦ_r３から出力されたテストパターンＴＰと期待値とを比較して、それらが一致するか否かを示す比較信号Ｓ_p１〜Ｓ_p３を出力する比較器４６と、比較信号Ｓ_p１〜Ｓ_p３によってテストパターンＴＰと期待値とが一致していないときに、遅延回路４１〜４３の遅延時間を調整するタイミング調整器４５とを有する電子回路による。 （もっと読む）

【課題】内部に備えられた順序回路の動作検証にかかる時間を短縮できる半導体集積回路を提供すること
【解決手段】半導体集積回路１は、入力信号３が論理回路４を通過した信号である通過信号が供給されるＤ型Ｆ／Ｆ１０を備える。遅延量測定回路６は、論理回路４により生じる入力信号３の遅延量を、Ｄ型Ｆ／Ｆ１０の動作検証前に測定する。遅延制御回路５は、Ｄ型Ｆ／Ｆ１０の動作検証の際に、入力信号３を遅延量測定回路６が測定した遅延量だけ遅延させた遅延信号を生成する。比較回路１１は、Ｄ型Ｆ／Ｆ１０の動作検証の際に、遅延制御回路５が生成した遅延信号をＤ型Ｆ／Ｆ１０の入力とした場合のＤ型Ｆ／Ｆ１０からの出力と、期待値と、を比較してＤ型Ｆ／Ｆ１０の動作検証を行う。 （もっと読む）

【課題】遅延素子の遅延時間のばらつきに対してＴＤＣの変換特性を一定とし線形性を実現可能なＴＤＣの提供。
【解決手段】第１の信号ＤＡＴＡを順次遅延させる複数段の遅延素子１１_１〜１１_Ｎを有するディレイライン１０と、第２の信号ＣＬＫに応答して複数段の遅延素子の出力をサンプルする複数のフリップフロップ１２_１〜１２_Ｎと、相隣るフリップフロップの出力結果が切り替わるエッジ位置を、第１の信号の第２の信号に対する位相差として検出するエッジ検出器１３と、を備え、エッジ位置の検出結果に基づき、バイアス制御用の制御コードＩＣＮＴを生成するキャリブレーション制御回路１５と、制御コードに対応する複数段の遅延素子に対して供給するバイアス発生回路１４を備え、第１の信号の周波数範囲に対応した段数の遅延素子に、第１の信号のエッジが位置するように遅延素子１１_１〜１１_Ｎの遅延時間の校正を行う。 （もっと読む）

【課題】 測定装置の入出力ピンの使用率を高め、同時に測定試験を行える被測定デバイスの数を増加させる。
【解決手段】 測定装置が備える複数の入出力ピンを予め設定された本数よりも多い所定本数ずつ複数の半導体装置にそれぞれ関連付ける。複数の半導体装置にそれぞれ関連付けられた所定本数の入出力ピンのうち、予め設定された本数の入出力ピンを当該関連付けされた半導体装置に割り振られた入出力ピンであると測定装置に認識させるとともに、残りの入出力ピンを少なくとも１つの仮想デバイスに割り振られた入出力ピンであると測定装置に認識させる。測定装置に、複数の半導体装置及び仮想デバイスの測定試験をそれぞれ予め設定された本数の入出力ピンを用いて行うと見せかけた状態で、複数の半導体装置の測定試験を、それぞれの半導体装置に関連付けられた所定本数の入出力ピンを用いて同時に行う。 （もっと読む）

【課題】複数のＩ／Ｏバッファ間における相対的な差を測定し、Ｉ／Ｏバッファの複数信号の相対的な差が許容範囲にあれば正常な半導体集積デバイスと判定し、いままでは不良のデバイスであると判定されていたものを救済する。
【解決手段】半導体集積デバイスにおいて、ドライバ、複数のレシーバ、インバータによって発振回路を構成し、この発振回路の出力をクロック入力とする２個以上のカウンタと、カウント値を比較するコンパレータの比較結果により半導体集積デバイスの良否を判定する。 （もっと読む）

【課題】電源投入時において誤ってテストモードが設定されたテスト回路をリセットするテスト信号発生回路を備えた半導体装置を提供する。
【解決手段】テスト信号発生回路１００は、テストイネーブル信号ＴＥＳＴＥをＬレベルからＨレベルへと遷移させてテスト回路を活性化し、テストイネーブル信号ＴＥＳＴＥをＨレベルからＬレベルへと遷移させてテスト回路を非活性化する。テストモードエントリ信号ＥＮＴＥＳＴＢがＨレベルからＬレベルへ遷移すると、テストイネーブル信号ＴＥＳＴＥをＬレベルからＨレベルへと遷移させ、テストイネーブル信号ＴＥＳＴＥがＨレベルへと遷移してから予め設定された所定期間経過後に、テストモードエントリ信号ＥＮＴＥＳＴＢがＨレベルに遷移しているとき、テストイネーブル信号ＴＥＳＴＥをＨレベルからＬレベルへと遷移させる。 （もっと読む）

【課題】実動作時における内部クロック信号のジッタ量を検出し、検出したジッタ量を外部で利用可能に出力できる半導体装置を得ること。
【解決手段】クロック生成回路が出力しているクロック信号と、該クロック信号を少なくとも１周期遅延した遅延クロック信号との位相差に基づき前記クロック信号に含まれるジッタ成分を検出するジッタ検出部と、前記検出されたジッタ成分を電圧信号に変換する増幅回路を有する増幅部と、前記変換された電圧信号を外部へ出力するためのジッタ出力端子とを備えたことを特徴とする。 （もっと読む）

【課題】マイクロバンプに対応した測定用のパッドを有する半導体回路装置のアクセス時間ｔＡＣの測定がより高精度に行えるようにする。
【解決手段】測定クロック生成回路２００はメモリ部１４０の動作クロックＣＬＫ２のタイミングを変化させることで測定クロックＣＬＫ３を生成する。フリップフロップ１５４と排他的論理和ゲート１５５から成る部位は、比較結果信号ＸＯＲ１として、出力データＤｏｕｔの位相が測定クロックＣＬＫに対して進んでいるときと遅れているときとで異なる値の信号を出力するように動作する。そこで、測定クロックＣＬＫ３のタイミングを変化させながら出力データＤｏｕｔと測定クロックＣＬＫの位相が一致するタイミングを特定し、アクセス時間ｔＡＣを求める。 （もっと読む）

【課題】特定のモニタ回路が動作不良であったり、モニタ回路内のリングオシレータを構成する一部の素子の特性に異常があったりした場合、最も動作速度の遅いモニタの結果に基づいて電圧制御をおこなうと、必要電圧を過大に見積もる恐れがある。その結果、消費電力の増加を招き、また、複数モニタの検出結果の平均値をとる際にも精度が低下する。
【解決手段】複数のモニタ回路を設け、それらの検出結果の内、所定の範囲から外れたものについては検出結果を無視して残りのモニタ結果の平均値を最終的なモニタ検出値とする。 （もっと読む）

【課題】 チップ内の任意の位置のトランジスタの特性をモニタすることが可能な半導体集積回路を提供する。
【解決手段】 テスト回路13-1、13-2は、複数のトランジスタを含む機能ブロック12-1〜12-nの近傍の領域に配置され、第１のフリップフロップ回路13aと、第２のフリップフロップ回路13bと、第１、第２のフリップフロップ回路間に接続された少なくとも１つのインバータ回路21,31,41とを含んでいる。信号生成回路14は、第１のクロックパルスと第２のクロックパルスを含むクロックパルスを生成し、かつ、第１、第２のクロックパルスのパルス間隔を制御可能とされている。テスト時、第１のフリップフロップ回路は、信号生成回路の第１のクロックパルスに同期してデータを出力し、第２のフリップフロップ回路は、信号生成回路の第２のクロックパルスに同期してデータをラッチする。 （もっと読む）

【課題】高精度な検証装置を用いずに、精度良く遅延故障を検出できる故障検出回路を提供する。
【解決手段】故障検出回路は、入力信号を目標遅延量に従って遅延して、検証対象信号を出力する遅延処理回路と、前記入力信号を前記検証対象信号の遅延量の最小許容量だけ遅延した第１基準信号と、前記入力信号を前記検証対象信号の前記遅延量の最大許容量だけ遅延した第２基準信号と、の少なくとも何れかを出力する基準遅延処理回路と、前記検証対象信号と、前記第１基準信号と前記第２基準信号との少なくとも何れかと、を入力し、前記遅延量が前記最小許容量より小さい場合と、前記遅延量が前記最大許容量より大きい場合とに、前記遅延処理回路が故障していることを検出する故障検出部と、を備えることを特徴とする。 （もっと読む）

【課題】実際の動作条件下においてエレクトロマイグレーションの劣化現象を検知すると共に、故障の兆候を検知することが可能な半導体集積回路を提供することである。
【解決手段】本発明にかかる半導体集積回路１０は、カウンタ回路６と、遅延クロック信号５６を生成する遅延素子５と、クロック信号５２のクロックサイクル毎にトグルするデータを入力する第１のフリップフロップ１と、第１のフリップフロップ１からの出力信号を入力する配線４と、遅延クロック信号５６に基づき駆動し、配線４からの出力信号を入力する第２のフリップフロップ２と、クロック信号５２に基づき駆動し、第１のフリップフロップ１からの出力信号を入力する第３のフリップフロップ３と、第２及び第３のフリップフロップ２、３からの出力信号の排他的論理和を出力する排他的論理和回路７と、を有する。 （もっと読む）

【課題】通常動作モードとテスト動作モードの切換に使用した兼用外部端子をテスト動作モード時のモニター端子としても使用できる半導体装置を提供する。
【解決手段】本発明の半導体装置は、通常動作モードとテスト動作モードを切り換える切換回路と、前記通常動作モード時と前記テスト動作モード時で兼用する２つ以上の兼用外部端子とを備える半導体装置であり、前記切換回路は、前記兼用外部端子にて前記半導体装置で通常使用する入出力電圧の範囲外の電圧の印加を検出する検出回路と、全ての前記兼用外部端子に同時に前記入出力電圧の範囲外の電圧の印加が検出された場合テスト開始信号を出力する論理回路と、前記テスト開始信号をラッチする記憶回路とを含み、前記テスト動作モードに切り換わった後、前記兼用外部端子の内、１つの兼用外部端子に前記入出力電圧の範囲外の電圧が印加し続けられていることでテスト動作モードが維持される。 （もっと読む）

【課題】試験時間を短縮することができる半導体集積回路装置を提供する。
【解決手段】試験時には、マルチプレクサ１９が観測対象信号Ｐ１〜Ｐ４から第１観測対象信号を選択する選択工程と、クロック供給回路２７が、フリップフロップ２６に、マルチプレクサ１９が出力する観測対象信号の遅延変動に対してセットアップ・ホールド制約を満たすクロックを供給するクロック供給工程と、フリップフロップ２６がマルチプレクサ１９から出力される観測対象信号を、クロック供給回路２７から出力されるクロックに同期して取り込む取込工程と、遅延調整回路２８がフリップフロップ２６から出力される観測対象信号を入力して遅延調整し、その出力端において、観測対象信号Ｐ１〜Ｐ４を共通タイミングでサンプリング可能とする遅延調整工程とを実行する。 （もっと読む）

【課題】動的IR-Dropの影響も加味したデジタル回路の真の遅延時間を測定可能としたデジタル信号遅延測定回路、及びデジタル信号遅延測定方法の提供。
【解決手段】スキャンテスト可能な回路に対するデジタル信号の遅延時間を測定するためのデジタル信号遅延測定回路であって、遅延時間測定用信号を出力する出力手段と、遅延時間測定用信号の状態が変化するタイミングを遅延させるための遅延手段と、遅延時間測定用信号を入力し、保持指令の入力タイミングで当該遅延時間測定用信号の状態を保持する少なくとも２つ以上の信号保持手段とを備え、各前記信号保持手段に対する前記保持指令の入力タイミングは同一であり、且つ、前記各信号保持手段に入力される前記遅延時間測定用信号の状態が変化するタイミングは前記遅延手段によって互いに異なり、前記各信号保持手段において保持された前記遅延時間測定用信号の状態の違いに基づいて前記遅延時間を得る。 （もっと読む）

【課題】電源電圧の変動周期に制限されることなく、電源電圧の瞬時電圧値を測定する。
【解決手段】測定回路３０は、７個のインバータＩ１〜Ｉ７がリング状にシリアル接続されたリング型発振器と、リング型発振器のリング上に配設され、各インバータの間に配設された７個のトランスミッションゲートＳ１〜Ｓ７を備えている。トランスミッションゲートＳ１〜Ｓ７は、イネーブル信号ＥＮが入力され、ハイレベル期間においてオンし、リング型発振器を駆動させる。そして、リング型発振器から出力される出力信号を一定期間カウントすることで、ハイレベル期間における電源電圧の値を瞬時電圧値として算出する。 （もっと読む）

【課題】簡易な構成で、従来技術より短いノイズ除去時間の測定が可能な技術を提供する。
【解決手段】信号から所定のパルス幅以下のパルスノイズを除去すべく構成されたノイズフィルタと、ノイズフィルタの出力信号がセット端子に入力されるセットリセットフリップフロップと、セットリセットフリップフロップの出力信号が出力されるモニタ端子と、を備える信号処理回路である。 （もっと読む）

【課題】予期しない入力信号の組合せやタイミングで異常な動作が起こる電子機器の動作確認試験の効率を向上させることのできる電子機器を提供する。
【解決手段】所定の入力信号に基づいて予め設定された処理を実行する複数の信号処理ブロックが組み込まれた集積回路１により制御される電子機器であって、前記入力信号に外乱を付与する外乱生成部５を前記集積回路１に備え、前記外乱発生部５に前記入力信号を所定範囲内でランダムに遅延させる遅延回路５１，５２，５３，６４，５５，５６を備えている。 （もっと読む）