【課題】直流の電流および電圧を発生するときに、過剰な消費電力が出力アンプに作用しないように制御することを目的とする。
【解決手段】本発明の直流電流電圧源３は、出力設定部１１により設定された設定電圧Ｖｓｅｔを出力する出力アンプ１２と、出力アンプ１２が出力する出力電圧Ｖ１と出力アンプ１２に帰還されて入力される入力電圧Ｖ２とを入力して、出力アンプ１２の消費電力Ｐａｍｐを演算する演算部１９と、演算部１９により演算された消費電力Ｐａｍｐが予め設定された設定電力Ｐｌｉｍを超過しているか否かを比較する比較部２０と、消費電力Ｐａｍｐが設定電力Ｐｌｉｍを超過しているときには、出力設定部１１の設定値を低下させる制御を行う制御部２１と、を備えている。 （もっと読む）

【課題】コンタクトピンや検査基板に傷付きを生じさせずに検査基板を平行に支持する。
【解決手段】本体２１ａ、取付部２１ｂおよびフランジ部２１ｃを有するスリーブ２１と、先端部２２ｄにスプリング２３を係合可能に形成されると共に他端部にヘッド２２ｃが配設された本体２２ａを有するプランジャ２２と、スプリング２３とを備え、スリーブ２１は、外径がフランジ部２１ｃの外径以下の筒状に形成されて本体２２ａを挿通可能にフランジ部２１ｃに配設された摺動量制限部２１ｄを備え、制限部２１ｄは、ヘッド２２ｃ上に検査基板８が載置されていない常態において、ヘッド２２ｃにおけるスリーブ２１側の端面と、制限部２１ｄにおけるフランジ部２１ｃ側とは反対側の端面とが、弾性限度まで伸ばしたスプリング２３の長さから常態におけるスプリング２３の長さＬ１を差し引いた第１の長さよりも短い長さＬ１ｓだけ離間するように長さＬ４が規定されている。 （もっと読む）

【課題】誘導負荷部に蓄積されたエネルギーが放出されたかを検出する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を発生する電源部と、電源部と被試験デバイスとの間の経路上に設けられた誘導負荷部と、誘導負荷部を少なくとも含む基板を収容する収容部と、基板における予め定められた箇所の電圧が設定電圧よりも大きい場合、収容部内の基板にオペレータをアクセスさせるための開閉部のロック状態を維持するロック維持部と、を備える試験装置を提供する。 （もっと読む）

【課題】被試験デバイスへ過剰な電流が流入することを防ぐ。
【解決手段】被試験デバイスを試験する試験装置であって、前記被試験デバイスに供給する電源電圧を発生する電源部と、前記電源部から前記被試験デバイスに至る経路上に設けられた誘導負荷部と、前記誘導負荷部に対して前記被試験デバイスと並列に接続された第１半導体スイッチと、前記被試験デバイスに対する電源電圧の供給を遮断する場合に、前記第１半導体スイッチをオンとする制御部とを備える試験装置を提供する。 （もっと読む）

【課題】試験の異常時において被試験デバイスへの電源供給を高速に遮断する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を発生する電源部と、電源部と被試験デバイスとの間の経路上に設けられた誘導負荷部と、誘導負荷部と被試験デバイスとの間の経路上に直列に接続された複数の半導体スイッチと、被試験デバイスへの電圧の供給を遮断する場合において、複数の半導体スイッチをオフとする制御部と、を備える試験装置を提供する。 （もっと読む）

【課題】エッジ信号の発生エラーの原因を短時間且つ容易に解析することができるタイミング信号生成装置、及び当該装置を備える半導体試験装置を提供する。
【解決手段】タイミング信号生成装置１は、生成すべきタイミング信号ＴＳのエッジの位置を規定するエッジ信号ＥＧ１，ＥＧ２を規定する複数のタイミングデータを記憶する記憶部１１と、生成すべきタイミング信号ＴＳに応じて記憶部１１から読み出されたタイミングデータの入れ替えを行う入替部１２と、入替部１２から出力されるタイミングデータに基づいてエッジ信号ＥＧ１，ＥＧ２を生成するエッジ信号生成部１５と、エッジ信号生成部１５で生成されるエッジ信号ＥＧ１，ＥＧ２の発生エラーを検出する検出部１６と、検出部１６の検出結果を入替部１２の入れ替え規則に応じて変換する変換部１８とを備える。 （もっと読む）

【課題】静電気耐量を高めた半導体試験装置を提供する。
【解決手段】測定対象デバイスに電気信号を出力する１または複数個の信号出力部と、信号出力部に対応して設けられ、信号出力部と測定対象デバイスとの間の電気的接続のオンオフを切り替える半導体リレーと、測定対象デバイスとの直接的あるいは間接的な接続の前に、半導体リレーをオンにする制御部とを備えた半導体試験装置。測定対象デバイスとの直接的あるいは間接的な接続の前に、さらに、信号出力部から０Ｖの電圧を出力させるようにしてもよい。 （もっと読む）

【課題】異常検出回路が異常を検出したときに迅速且つ確実に異常処理を行うことを目的とする。
【解決手段】複数の下位モジュール４とこれらの下位モジュール４の制御を行う上位モジュール３との間をバス２により接続した異常通知システム１は、下位モジュール４から上位モジュール３に割込み信号を出力するシリアル伝送経路５と、下位モジュール４に備えられ、複数の異常検出回路２０が異常を検出したことを示す異常情報に下位モジュール４を特定するモジュール特定情報を付加した複数ビットの出力情報をパラレルデータからシリアルデータに変換してシリアル伝送経路５に出力するパラレルシリアル変換部２４と、上位モジュール３に備えられ、シリアル伝送経路５から入力した出力情報をシリアルデータからパラレルデータに変換して異常情報およびモジュール特定情報を得るシリアルパラレル変換部１２と、を備える。 （もっと読む）

【課題】テストプログラムの記述が誤っている場合でも、ＤＵＴ１００を破壊や損傷から保護することができる半導体試験装置を実現する。
【解決手段】被試験対象デバイスに電圧または電流を印加して試験を行う半導体試験装置において、被試験対象デバイスを試験する試験内容が記述されたテストプログラムと被試験対象デバイスに印加できる電圧または電流の許容範囲が記述されたシステム特性記述ファイルとを記憶する記憶部と、テストプログラムとシステム特性記述ファイルとを記憶部から取得し、テストプログラム実行時に許容範囲に基づいてテストプログラムの設定をチェックし、設定が許容範囲を超えていた場合にユーザにエラーを通知するテスタ制御部と
を備える。 （もっと読む）

【課題】 試験装置及び試験方法に関し、簡単な機構により特定のプローブピンに大電流が流れることを回避する。
【解決手段】 テスターヘッドと、テスターヘッドと電気的に接続されるパファーマンスボードと、パフォーマンスボードと電気的に接続されるフロックリングと、フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置のテスター本体側にプローブカードに配設したプローブピンの温度を監視するサーモグラフィを設ける。 （もっと読む）

【課題】半導体集積回路の試験を、電源電圧のオーバーシュートを生じることなく行うことができる半導体集積回路の試験方法および試験装置、並びに、半導体集積回路の提供を図る。
【解決手段】異なる駆動周波数ｆ（ｆt，ｆs，０）で駆動して試験を行う半導体集積回路の試験方法であって、前記駆動周波数を変化させるとき、該駆動周波数を段階的に変化させるように構成する。 （もっと読む）

【課題】 ラッチアップの発生を防止し、内部回路に所望のストレスを印加する。
【解決手段】 第１電圧生成回路は、電源電圧より高い第１高レベル電圧を生成する。第２電圧生成回路は、電源電圧より高く、第１高レベル電圧より低い第２高レベル電圧を生成し、バーンイン試験時に停止する。第３電圧生成回路は、電源電圧より低い第３高レベル電圧を生成する。複数の内部回路は、第１高レベル電圧を受けて個別に動作するとともに、バーンイン試験中に動作する。電圧制御回路は、バーンイン試験時に第２高レベル電圧線を第３高レベル電圧線に接続する。寄生トランジスタは、第１高レベル電圧をベースで受け、第２高レベル電圧をエミッタで受ける。複数の内部回路の動作により第１高レベル電圧が一時的に低下するときに、第２高レベル電圧を低い値に設定することで、寄生トランジスタがオンすることを防止できる。 （もっと読む）

【課題】電力増幅器の応答を高速にして、電力増幅器での電力損失を少なくする。
【解決手段】負荷に電源電圧を供給する電源装置であって、設定電圧を発生する設定電圧発生部と、設定電圧に応じた電源電圧を負荷に供給する増幅装置と、を備える電源装置であって、増幅装置は、与えられた入力電圧に応じた出力電圧を出力する電力増幅器と、電力増幅器に駆動電圧を与える電源部と、電源部から電力増幅器へと流れる駆動電流がより大きい場合に、電源部から出力される駆動電圧をより小さくして出力電圧に近づける制御部とを有する電源装置を提供する。 （もっと読む）

【課題】内部状態の退避および回復時の時間を短縮し、消費電力を削減する。
【解決手段】スキャンチェーンは、スキャンパステストのときに、第１回路に含まれる複数の第１フリップフロップと、第２回路に含まれる複数の第２フリップフロップとを鎖状に接続してシフトレジスタとして動作する。バックアップ制御回路は、第１フリップフロップに保持される内部状態を示すデータを、第２フリップフロップをバイパスしたスキャンチェーンを介してメモリ回路に格納する退避動作と、メモリ回路から内部状態を示すデータを読み出して第２フリップフロップをバイパスしたスキャンチェーンを介して第１フリップフロップに再設定する回復動作とを制御する。入力選択回路は、スキャンパステストのテストデータと、メモリ回路から読み出した内部状態を示すデータとのうちの一方を選択してスキャンチェーンに供給する。 （もっと読む）

【課題】集積回路の大規模化を可及的に抑制しつつ、異常検出を確実に行うことのできる異常検出システムを提供する。
【解決手段】検査対象選択回路部５が、各異常検出信号をそれぞれ伝送するための複数の伝送路をそれぞれ、前記異常検出信号の伝送を禁止する無効状態及び前記異常検出信号の伝送を許可する有効状態のいずれか一方に設定し、有効状態に設定した伝送路に前記異常検出信号が伝送されるとその異常検出信号を割り込みコントローラ４に出力し、ＣＰＵ２が、各伝送路の有効状態及び無効状態の状態設定に係る設定パターンを切り替え、その設定パターンの切り替えの度に割り込みコントローラ４を介して検査対象選択回路部５から前記異常検出信号を受信したか否かを検出することで、異常の発生源として特定するようにした。 （もっと読む）

【課題】効率的なウェハプローブテストが可能なプローブ装置及び処理装置の提供。
【解決手段】プローブ装置２００は複数の測定ステージ２２０とプローブカードを識別するための第１の識別子を複数のプローブカードから読み取る情報読み取り部２６０と測定ステージを識別するための第２の識別子が記憶された第１の記憶手段と第１の記憶手段から第２の識別子を読み取る情報読み取り部２６０と読み取った第１第２の識別子が対応付けられて記憶される測定ステージＩＤ記憶部２１２と搬送アーム２３０で測定ステージへ搬送された半導体ウェハに第１の検査を行う手段と処理装置から測定ステージの不使用を示す情報と第１及びまたは第２の識別子が対応付けられたステージ情報を受信する情報送受信部２７０と受信したステージ情報に基づいて、測定ステージへ半導体ウェハを搬送する搬送アーム２３０と搬送された半導体ウェハに第２の検査を行う手段を具備する。 （もっと読む）

【課題】瞬低が生じた場合に制御装置と処理装置との双方のハングアップを回避することができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、半導体試験装置１を統括制御するテスタコントローラ１０と、半導体デバイスの試験結果を用いてリダンダンシ演算を行うリダンダンシシステム２０と、バスＢで生ずる瞬低を検出する瞬低検出装置３０とを備える。テスタコントローラ１０は、瞬低検出装置３０から瞬低を検出した旨を示す割り込み信号ＩＲが出力されると、瞬低が生じた旨を示すソフトウェア割り込みを、バスＢを介してリダンダンシシステム２０が備えるリダンダンシ制御装置４０及びリダンダンシ演算装置５０ａ〜５０ｎの各々に対して行う。 （もっと読む）

【課題】初回の検査で特定のデバイスＤにおいて規則的に検査不良が発生した場合、２回目の検査でその検査不良がデバイスＤに原因があるか否かを判断でき、延いては歩留まりを向上させることができる。
【解決手段】本発明の検査方法は、制御装置１４の制御下で、ウエハＷを載置する載置台１１を移動させて、ウエハＷの２個のデバイスＤにプローブカード１２の複数のプローブ１２Ａを電気的に接触させて、全てのデバイスＤについて電気的特性検査を行う際、全てのデバイスＤの電気的特性検査を終了した後、複数のプローブ１２Ａが接触する２個のデバイスＤのうち、２個目のデバイスＤで検査不良を発生している場合には、全てのデバイスＤについて再検査を行い、再検査の際に、プローブカード１２とウエハＷが接触する今回の接触位置を、前回の検査での接触位置からデバイス１個分だけずらしてデバイスＤの電気的特性検査を２個分ずつ行うことを特徴とする。 （もっと読む）

【課題】本発明は、試験装置及び試験方法に関し、例えば集積回路の試験装置に適用して、テストパターン等を印加している端子に対して別電源により高電圧を印加する場合に、安全に高電圧を印加することができるようにする。
【解決手段】本発明は、直流電圧Ｖ１を低下させた状態で試験対象２のピン７に直流電圧Ｖ１を印加した後、動作試験用の出力信号Ｓ１の印加を中止し、その後、直流電圧Ｖ１１を耐久試験用の電圧に立ち上げる。 （もっと読む）

【課題】実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出する。
【解決手段】半導体試験装置は、着脱可能な電源部２１と、電源部２１が実装されていることを示す第１の実装識別データ又は電源部が実装されていないことを示す第２の実装識別データを記憶する実装状態記憶部１０と、実装状態記憶部１０から第１或いは第２の実装識別データを読み出し、電源部２１から識別情報を読み出す制御部７とを備える。実装状態記憶部１０は、電源部２１と実装状態記憶部１０が実装識別線１３を介して電気的に接続されている場合に第１の実装識別データを記憶し、電気的に接続されていない場合に第２の実装識別データを記憶する。制御部７は、制御線１５を介して識別情報を読み出すことに成功し且つ実装状態記憶部１０から第２の実装識別データを読み出した場合に実装識別線１３に異常が発生していると判断する。 （もっと読む）