説明

Fターム[2H092JA39]の内容

液晶−電極、アクティブマトリックス (131,435) | 能動素子 (19,865) | 三端子素子 (19,408) | 構造 (10,751) | ゲート電極 (2,011) | 厚さ (144)

Fターム[2H092JA39]に分類される特許

141 - 144 / 144


【課題】トランジスタを有するアクティブマトリクス基板において、基板の伸縮のため製造時に複数のパターンの位置あわせが全面に渡って達成することが困難になる。
【解決手段】基材上に複数の第1配線と、複数の前記第1配線と交差する複数の第2配線と、前記第1配線と前記第2配線とを絶縁する絶縁膜と、前記第2配線に隣り合う複数の画素電極と、を備え、前記複数の画素電極の各々に対応した半導体膜が設けられ、前記半導体膜は前記複数の第1配線と前記複数の第2配線とが交差する複数の交差部のうち少なくとも1つの交差部と前記複数の画素電極のうち1つとに重なることを特徴とする。 (もっと読む)


【課題】TFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的とする。
【解決手段】絶縁表面に半導体層と、半導体層上に第1絶縁膜と、第1絶縁膜上に半導体層と重なり、ゲート電極を含むゲート配線と、を有し、ゲート電極は、端部がテーパー形状である下層の導電層と、下層の導電層より狭い幅を有し、かつ端部がテーパー形状である上層の導電層と、を有し、半導体層上の第1絶縁膜において、ゲート電極の端部と接する領域はテーパー形状である半導体装置。 (もっと読む)


【課題】写真工程を減らす液晶表示装置の製造方法の提供。
【解決手段】TFT部及びパッド部の基板上に第1及び第2金属膜を順次積層し、第1金属膜の幅が底から狭くなるよう1次写真工程により第1及び第2金属膜をパターニングしてゲート電極及びゲートパッドをTFT部及びパッド部に形成する段階、基板全面上に絶縁膜を形成する段階、2次写真工程によりTFT部の絶縁膜上に半導体膜を形成する段階、3次写真工程によりTFT部に第3金属膜からなるソース及びドレイン電極を形成する段階、4次写真工程によりソース及びドレイン電極上とパッド部の絶縁膜上にドレイン電極とゲートパッドの第2金属膜上面を露出する保護膜パターンを形成する段階、ドレイン電極に連結の第1画素電極パターンとゲートパッドの第2金属膜に連結の第2画素電極パターンを5次写真工程により形成する段階を含む。 (もっと読む)


【課題】 本発明は薄膜トランジスタアレイ及びその製造方法と液晶表示装置及びその製造方法とエレクトロルミネッセンス表示装置及びその製造方法に関するものであり、均一性と性能に優れた薄膜トランジスタ及びその製造方法を生産性が高く低コストで提供することを目的とする。
【解決手段】 ゲート電極側面に側壁を形成することによって、自己整合的にLDDまたはオフセット領域を形成し、また、層間絶縁膜を複数の層で形成し、これら複数の層間絶縁膜上にソース・ドレイン電極とソースバス配線と画素電極を一括して形成する。 (もっと読む)


141 - 144 / 144