【課題】多結晶半導体膜を用いた薄膜トランジスタにおいて、保持容量を形成する場合、容量の一方の電極にも多結晶半導体膜を用いることが多い。このような多結晶半導体膜を有する保持容量と薄膜トランジスタを備えた表示装置においては、保持容量が半導体膜に起因する電圧依存性を示すため表示不良を引き起こしていた。
【解決手段】本発明にかかる表示装置においては、保持容量１３０の下部電極として用いられてきた多結晶半導体膜からなる半導体層４ｄの上層に金属性導電膜５を積層した。 （もっと読む）

【課題】１．５μｍのＤＲによるＴＦＴ製造において、電源電圧・しきい値電圧の要求仕様と一般的なＴＦＴに要求されるＧＩ耐圧を同時に達成し、また、３．０μｍのＤＲによるＴＦＴ製造においても、ＧＩ耐圧を低下させることなく電源電圧等を引き下げる半導体装置及びその製造方法、及び、低消費電力性の良好な液晶表示装置を提供する。
【解決手段】半導体装置は、絶縁性基板と、絶縁性基板上に設けられたベースコート膜と、ベースコート膜上に設けられ、且つ、平坦面を有する半導体層と、半導体層の平坦面上に設けられた酸化シリコン膜と、酸化シリコン膜上に設けられた窒化シリコン膜と、により２層構造に形成されたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備える。 （もっと読む）

【課題】配線抵抗及び不良が減少したアレイ基板を提供する。
【解決手段】絶縁基板１２０上にバリア層を形成する。その後、バリア層上に銅または銅合金を含むゲートライン１３１及びゲートラインに電気的に接続されるゲート電極１１８を形成する。その後、ゲートライン１３１及びゲート電極１１８の表面を窒化プラズマ処理する。続いて、絶縁基板１２０上にゲートライン１３１及びゲート電極１１８をカバーするゲート絶縁膜１２６を蒸着する。続いて、ゲート絶縁膜１２６上にデータライン１３３、データライン１３３に電気的に接続されるソース電極１１７、ソース電極１１７と離隔されて配置されるドレイン電極１１９、及びゲート電極１１８上でソース電極１１７とドレイン電極１１９との間に配置される半導体パターンを形成する。 （もっと読む）

【課題】より簡単な製造工程で、同一画素構造中に異なる液晶配向を達成して広視角効果を実現し、高い製造歩留まりを有する画素構造とその製造方法を提供する。
【解決手段】この発明は、画素構造を提供するものであって、基板と、基板上に配置されるゲートと、ゲートを被覆するゲート絶縁層と、ゲート上方のゲート絶縁層上に配置されるチャネル層と、チャネル層上に配置される第１ソース／ドレインであり、そのうち、第１ソース／ドレインに対応するチャネル層の一部の厚さが第２ソース／ドレインに対応するチャネル層の一部の厚さとは異なるものである、第１ソース／ドレインと、基板を被覆するとともに、第１ドレインの一部および第２ドレインを露出させるパターン化された誘電層と、誘電層上に配置されるとともに、第１ドレインならびに第２ドレインにそれぞれ電気接続される第１画素電極および第２画素電極とを含むものである。 （もっと読む）

【課題】画像表示装置の低コスト化を図る。
【解決手段】絶縁基板上に、複数のゲート線と、該複数のゲート線にマトリクス状に交差する複数の信号線と、複数の薄膜トランジスタを有し、複数のゲート線を積層電極とする。複数の薄膜トランジスタを、ｎチャネル伝導型およびｐチャネル伝導型の２種類で構成し、一方の薄膜トランジスタのゲート電極は、前記ゲート線と同じ構成の積層電極で、他方の薄膜トランジスタのゲート電極は前記ゲート線の下層電極と同層の電極で構成した。 （もっと読む）

【課題】保持容量の単位面積当たりの容量値を高めるための構成を利用して、ゲート絶縁
層の下層側に形成された下層側導電層への電気的な接続を効率よく行うことのできる電気
光学装置の製造方法、電気光学装置、およびこの電気光学装置を備えた電子機器を提供す
ること。
【解決手段】液晶装置の素子基板１０を構成するにあたって、ゲート絶縁層４の厚い下層
側ゲート絶縁層４ａを形成した後、ドライエッチングにより下電極３ｃと重なる部分およ
び下層側導電層層接続用コンタクトホール８９の形成領域の下層側ゲート絶縁層４ａを除
去する。次に、薄い上層側ゲート絶縁層４ｂを形成し、この上層側ゲート絶縁層４ｂを保
持容量１ｈの誘電体層４ｃとして用いる。 （もっと読む）

【課題】携帯性、機能性、生産性に優れた電気光学装置の作製方法を提供する。
【解決手段】第１の基板と、第１の基板と対向して設けられた第２の基板と、第１の基板を分断することによって形成された複数の第３の基板と、第２の基板を分断することによって形成された複数の第４の基板と、第３の基板と第４の基板との間に設けられたシール材とを有し、第３の基板が有する第１の側面及び第４の基板が有する第１の側面をスクライバーを用いて分断することによって、第３の基板が有する第１の側面及び第４の基板が有する第１の側面との間に液晶注入口を形成し、第３の基板が有する第３の側面と隣接する上面の一部を露出させるように第４の基板が有する第３の側面をスクライバーを用いて分断し、液晶注入口より液晶材料を注入し、液晶注入口を封止し、第３の基板が有する第２の側面及び第４の基板が有する第２の側面をダイサーを用いて分断する。 （もっと読む）

【課題】 表示装置の画質むらを低減する。
【解決手段】 複数本の第１配線と、前記複数本の第１配線上に、絶縁膜を介して前記複数本の第１配線と交差するように配置された第２配線とを有する表示装置であって、前記複数本の第１の配線と前記絶縁膜を介して配置されている前記複数本の第２の配線の交差領域のある箇所において、前記第１の配線と前記第２の配線の間に配置されている前記絶縁膜の厚さが、前記複数本の第１の配線と前記絶縁膜を介して配置されている前記複数本の第２の配線の交差領域のある箇所とは別の箇所の前記第１の配線と前記第２の配線の間に配置されている前記絶縁膜の厚さより厚く、前記ある箇所の前記第２配線の幅は、前記ある箇所とは別の箇所の前記第２配線の幅より広い表示装置である。 （もっと読む）

【課題】アルミニウム合金膜をエッチングして配線回路を形成する工程を備える素子の製造方法に関し、アルミニウム合金膜へダメージを与えることを極力抑制し、信頼性の高い素子を実現可能とする製造技術を提供する。
【解決手段】基板上に、アルミニウム合金膜を形成し、当該アルミニウム合金膜をエッチングして配線回路を形成する工程を備える、素子の製造方法において、アルミニウム合金膜を形成後、アルミニウム合金膜表面を酸化させるものとした。この時の酸化処理は、自然酸化被膜を備えた所定厚みのアルミニウム合金膜を、アルミニウム合金用エッチング液にて全厚みをエッチングした際に算出される厚さ方向のエッチング速度に対して、８０％以上のエッチング速度が確保できるように酸化被膜を形成するようにする。これによりＩＴＯ膜と直接接合しても接合特性が低下することがない。 （もっと読む）

【課題】透過率が高く、製品歩留まりの高い液晶表示装置を提供する。
【解決手段】液晶表示装置は、基板と、この基板上に形成された複数のスイッチング素子と、これらスイッチング素子上に成膜された層間絶縁膜１９と、この層間絶縁膜上に形成された複数の画素電極２７とを有したアレイ基板１と、アレイ基板に隙間を置いて対向配置された対向基板２と、アレイ基板および対向基板間に狭持された液晶層３とを備えている。層間絶縁膜１９は、ＳｉＮ_Ｘの材料で膜厚５０ｎｍないし１０００ｎｍに成膜された第１層間絶縁膜２０と、ＳｉＯ_Ｘの材料で膜厚５０ｎｍないし１０００ｎｍに成膜された第２層間絶縁膜２１とが積層され、アレイ基板１の透過率が９７％を超える膜厚に形成されている。 （もっと読む）

【課題】製造工程の工程数を削減し、製造処理時間を短縮し、よって製造コストを大幅に低減でき、且つ、製造歩留りを向上させる方法の提供。
【解決手段】基板１０と、基板１０上に設けられたゲート電極１２ａと、ゲート配線と、ゲート配線に接続する電極取出しパッド部１２ｂと、ゲート絶縁膜１３と、ゲート絶縁膜１３上に設けられたｉ型シリコン層１４と、前記ｉ型シリコン層１４上にチャンネル部にて隔てて設けられたｎ型シリコン層１５と、ソース・ドレイン電極１６ａ、１６ｂと、ソース・ドレイン配線と、前記ソース・ドレイン電極１６ａ、１６ｂに接続された透明導電膜から成る透明電極と、を具備したＴＦＴ基板において、前記ゲート絶縁膜１３が前記ｉ型シリコン層１４の下部にのみ存在させる。この構成により、３枚のマスクで各層のパターニングを可能とさせる。 （もっと読む）

【課題】 層間絶縁膜におけるクラックの発生による不純物汚染の防止と、配線間隔の狭小化を両立する。
【解決手段】 基板上に半導体層が形成され、半導体層上にゲート絶縁膜を介してゲート電極が形成されている。また、ゲート電極と同一レイヤーで配線が形成されている。そして、ゲート電極の側壁のテーパ角度と、配線の側壁のテーパ角度が異なっている。具体的には、ゲート電極の側壁のテーパ角度が基板面に対して３０°〜８５°であり、配線の側壁のテーパ角度が基板面に対して８５°以上である。ゲート電極のエッチングと配線のエッチングとを異なるエッチングプロセスにより行い、ゲート電極のエッチングにおいては、レジストマスクの基板面全体に対する被覆率を４５％以上とする。 （もっと読む）

【課題】閾値電圧の変動を防止できる薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ８のゲート電極27を、アルミニウム層の母層31上に窒化チタン層の上層32を積層させ、母層31下に合金化していないチタン層の下層33を積層させた三層構造とした。薄膜トランジスタ８の活性層21のソース領域23およびドレイン領域24へのイオンドーピングをイオンインプランテーションとした。ソース領域23およびドレイン領域24を３５０℃以上４５０℃以下の低温度でアニールして活性化した。母層31と上層32および下層33との間の化学的な反応を抑制できる。ゲート電極27での抵抗値上昇を抑制できる。ゲート電極27を低抵抗化できる。薄膜トランジスタ８の閾値電圧の変動を抑制できる。
（もっと読む）

【課題】ゲート電極およびレジストを精度良くエッチングできる薄膜トランジスタの製造方法を提供する。
【解決手段】レジスト後退法で金属層41を後退させる前に、レジスト42および金属層41をマスクとして活性層６のソース領域12およびドレイン領域13となる部分に不純物をドーピングする。レジスト42および金属層41をＲＩＥにてエッチングして金属層41をゲート電極17とする際に、レジスト42中の不純物から放出されるプラズマ発光強度の変化を測定する。プラズマ発光強度が略一定となった時点を、レジスト42および金属層41のＲＩＥによるエッチングの終点とする。金属層41およびレジスト42を精度良くエッチングできる。
（もっと読む）

【課題】実質的なチャネル長の長さを短くし、半導体装置を微細化することができる半導体装置及びその作製方法を提供する。また、実質的なチャネル長の長さを短くすることによってゲート容量を減少させることができ、半導体装置の高速動作及び高性能化を実現できる半導体装置及び、その作製方法を提供する。また、製造工程を簡略化することができる作製方法を提供することを課題とする。
【解決手段】絶縁表面を有する基板上に形成されたる島状半導体膜と、島状半導体膜上に形成されたゲート電極とを有する半導体装置であって、ゲート電極は高密度プラズマにより表面を酸化されることによって、スリミング化し、実質的なチャネル長を短くしている。 （もっと読む）

【課題】 フリッカや液晶の焼き付きの発生しない液晶表示装置を、反射率を低下させずに工程数を増加させることなく低コストで、かつ電池腐食の発生を抑制して高い歩留で製造することが可能な液晶表示装置を提供する。
【解決手段】 反射画素電極１１（第３の金属膜）とその上層の第２の透明導電性膜１２を同じマスクパターンでパターニングし、同じエッチング液を用いて一括ウェットエッチング処理した。第２の透明導電性膜１２の膜厚を５ｎｍ以上１５ｎｍ以下とすることにより、反射画素電極への現像液の侵入を防止し、下地の画素電極の電池反応による腐食を防止し、高い歩留で製造することが可能である。更に、対向電極基板の透明共通電極との仕事関数差を小さくし、フリッカや液晶の焼き付きの発生しない液晶表示装置を、工程数を増加させることなく低コストで製造することが可能である。 （もっと読む）

【課題】２本のゲート線を同時に走査して、動画ぼやけを抑制する。
【解決手段】相互に平行に延びる複数のゲート線１と、各ゲート線１に直交すると共に１本ずつ交互に配置された複数の第１ソース線２ａ及び第２ソース線２ｂと、各ゲート線１及び各第１ソース線２ａにより区画された領域毎に設けられることにより行列状に配置された複数のサブ画素と、各サブ画素毎に設けられたＴＦＴ３と、各サブ画素毎に設けられ、ＴＦＴ３のドレイン電極３ｂに接続された画素電極４とを備えた表示装置であって、ゲート線１に直交する方向に隣り合うサブ画素の一方では、ＴＦＴ３のソース電極３ａがその一方のサブ画素を区画する２つの第１ソース線２ａの一方に接続されていると共に、隣り合うサブ画素の他方では、ＴＦＴ３のソース電極３ａがその他方のサブ画素を通る第２ソース線２ｂに接続されている。 （もっと読む）

【課題】 樹脂膜又は導電膜の膜厚や抵抗値を精度良く検証できる検査用パターンを備えた電気光学装置、電気光学装置の検査方法、及び電気光学装置の製造方法、並びに電子機器を提供する。
【解決手段】 対向配置され、シール材によって貼り合わせられた一対の基板と、当該一対の基板間に保持された電気光学材料と、一対の基板のうちの少なくとも一方の基板に設けられた樹脂膜及び導電膜と、を含む電気光学装置において、基板上のシール領域外であって、一対の基板が重なる領域に、樹脂膜又は導電膜の形成状態を検査するための検査用パターンを設け、当該検査用パターンを用いて、例えば、膜厚や抵抗値を測定する。 （もっと読む）

【課題】低濃度のメタルを含有するインクを使用したインクジェット塗布による配線膜厚を厚く形成する。
【解決手段】２つのゲート配線１０１を隣接配置して形成するようにした光透過型感光性樹脂５２の開口部に、インクジェット塗布法によるインク１０１’を滴下し、インク１０１’の溶媒を蒸発・乾燥させ、捨て領域５２’を境界として、インク１０１’を分離させ、分離したインク１０１’’を乾燥・焼成させることで、従来の膜厚より２倍以上の膜厚のゲート配線１０１が形成される。 （もっと読む）

【課題】液晶表示装置において、シリコンから成る半導体層と画素電極とのコンタクトを良好にする。
【解決手段】ドレイン領域２１１のコンタクトホール２１７にスパッタ法により、５ｎｍの厚さのチタン膜２１９、１２０ｎｍ厚さのＩＴＯ膜２１９ｂを成膜し、パターニングして、画素電極２１９を形成する。水素雰囲気中で、３００℃の温度で加熱処理することにより、活性層２０３の欠陥が修復されると同時に、チタン膜２１９ａが酸化されて、透光性を有する酸化チタン膜２１９ｃになる。チタン膜２１９ａはシリコンよりも酸化ポテンシャルが低く、かつＩＴＯ膜２１９ｂの主成分である酸化インジウムよりも酸化ポテンシャルが高いため、シリコンが酸化されることなく、チタン膜２１９ａのみが酸化されて、酸化チタン膜２１９ｃになるので、画素電極２１９とシリコンのコンタクト抵抗の増加を防止することが可能となる。 （もっと読む）