【課題】 各単位シフト回路についての開始パルスの保持を確実に行う。
【解決手段】その各々が、開始パルスの入力に応じて出力信号を出力する、複数段の単位回路からなるシフトレジスタ（１０１）であって、前記単位回路（ＳＲ１，ＳＲ２，…，ＳＲｍ）の各々は、クロック信号のレベルに応じて、前記開始パルスを当該単位回路内に受け入れるか否かを決定する入力部（Ｔｒ１）と、前記開始パルスを当該単位回路内で保持するとともに、後段の前記単位回路のための前記開始パルスを出力するラッチ部（Ｔｒ２，Ｔｒ３，Ｔｒ６，Ｔｒ７）と、前記開始パルスのレベルと前記クロック信号のレベルとの関係に応じて、当該単位回路からの前記出力信号をＯＦＦするリセット部（Ｔｒ４，Ｔｒ５）と、を含む。 （もっと読む）

【課題】液晶装置等の電気光学装置において、短板式で高品位のカラー表示を行い、高精細化を図る。
【解決手段】電気光学装置は、基板（１０）上に、複数の走査線（１１）及びデータ線（６）と、Ｒ、Ｇ又はＢに対応する複数のサブ画素部（７０）と、一列に配列された三つのサンプリング回路（７１）が、複数配列されてなるサンプリング手段とを備える。サンプリング回路は、薄膜トランジスタから構成されると共に、ゲート電極（７２）を共用で有し、ソース又はドレインに電気的に接続されている画像信号線は、ゲート電極と重畳部分を含む。 （もっと読む）

【課題】一つのピクセルまたはサブピクセルの内に複数のドメインを形成する構造を備えるマルチドメイン型表示装置は、単位のピクセルまたは単位のサブピクセル以上の分解能は得られない問題がある。
【解決手段】
本発明も基づくマルチドメイン型表示装置は、単位のサブピクセルまたは単位のサブピクセルが複数のドメインに分割された表示素子と、モード制御信号に応じ、前記複数のドメインを一括に駆動して高視野角な画像表示を可能とするモードと、前記複数のドメインを独立に駆動し、高解像度な画像表示を可能とするモードとを切り替えるモード切り替え回路とを備えたことを特徴とする。 （もっと読む）

【課題】表示系アクセスからＣＰＵ系アクセスに移行する場合に、ＣＰＵ系アクセスのデータ読出しの誤動作を防止し、データ書込み時の速度を上げてサイクルタイムの短縮。
【解決手段】ＣＰＵ系制御回路２４Ａは、ＬＣＤパネル３０に対する読出し要求に基づくデータの読み出しが行われていない場合であって、ＣＰＵ１０からの書込み要求又は読出し要求に基づくデータの書込み又は読出しを行う場合に、データの書込みの開始タイミングとデータの読出しの開始タイミングとが別個になるように書込み／読出し回路を制御する。表示系制御回路２６は、ＣＰＵ１１からの書込み要求又は読出し要求に基づくデータの書込み又は読出しが行われていない場合であって、ＬＣＤパネル３０に対する読出し要求がある場合に、ＬＣＤパネル３０に対してデータの読出しが行われるように読出し回路を制御する。 （もっと読む）

【課題】Ｄ／Ａコンバータにおいて長尺領域内に効率的なレイアウトを行う。
【解決手段】Ｄ／Ａコンバータの抵抗ストリング１０の直列抵抗をｎ個の直列抵抗群（１０Ｌ，１０Ｈ）に分ける。各抵抗群の長尺方向を、Ｄ／Ａ変換回路の形成領域の短尺方向に向け、Ｄ／Ａ変換回路形成領域の長尺方向に直列抵抗群を併設配置し、これに対応して電圧選択部２０も複数の選択群（２０Ｌ，２０Ｈ）に分け、対応する抵抗群と並べて配置する。多数の抵抗が直列接続された抵抗ストリング１０と、その抵抗数に対応したスイッチ数を要する電圧選択部２０とを、長尺形状のＤ／Ａ変換回路形成領域内であっても精度を損ねることなく、効率的に配置することができる。 （もっと読む）

【課題】高精細度表示に対応でき、反射型表示に最低限必要な反射型表示の輝度を確保し、透過型の表示装置と同等の透過型表示の輝度を確保し得る液晶表示装置を提供する。
【解決手段】Ｃｓオンゲート構造を採用し、補助容量配線（Ｃｓ線）の配線領域等を透過領域に充当して透過領域を増加させ、外部から取り入れた周囲光の反射による反射型表示を行う反射領域Ａと、内部に設けられた光源からの光の透過による透過型表示を行う透過領域Ｂとを有する画素領域が複数マトリクス状に配列されてなり、前記各画素領域には、反射領域と透過領域とが並列に配置されており、上記透過領域の開口率が上記画素領域全体の４０％以上、１００％未満である。 （もっと読む）

【課題】配線領域の面積の増大を抑制しつつ、配線領域内の各配線の長さを均一化する。
【解決手段】ＬＣＤドライバは、データレジスタ１と、ロードレジスタ２と、極性切替回路３と、レベルシフタ回路４ａ，４ｂと、正極側階調電圧発生回路５と、正極階調選択回路６と、負極側階調電圧発生回路７と、負極階調選択回路８と、出力回路９とを備えている。出力回路９内に出力バッファ１２だけでなく極性切替回路３を設けて、出力回路９を出力パッド１０と同じピッチで、出力パッド１０に近接配置し、出力回路９と正極（負極）階調選択回路６，８との間に第１および第２の配線領域２３，２４を設ける。第１および第２の配線領域２３，２４での各配線パターンの配線長を均一化し、かつ配線長がなるべく短くなるようにする。これにより、信号の伝搬遅延のバラツキによる表示品質の劣化を防止できる （もっと読む）

【目的】高集積化によってもＬＣＤパネルの階調むらを回避し得るＬＣＤパネル駆動回路を提供する。
【構成】本発明によるＬＣＤパネル駆動回路は、差動入力端子の一方に入力される書き込み電位に応じて階調信号を生成する差動駆動アンプ毎に設けられる複数の供給信号ライン及び複数の帰還信号ラインを含み、該供給信号ラインは、第１接続点を介して差動駆動アンプが出力する階調信号を階調信号ラインに供給し、該帰還信号ラインは、該第１接続点から異なる場所に位置する第２接続点の電位を該差動駆動アンプの差動入力端子の他方に入力する。 （もっと読む）

【課題】ディスプレイ素子に駆動信号を提供するシステムを提供する。
【解決手段】ディスプレイ素子に駆動信号を提供するシステムは、信号駆動回路からなり、信号駆動回路は、直列され、スタートパルスとクロック信号に従って、X＋１出力パルスを順に生成するX+１シフトレジスタと、X+１シフトレジスタに結合され、前記X+１出力パルスとYイネーブル信号に従って、Z駆動信号を順に生成するロジックユニットと、からなり、Y、X、及び、Zは整数で、Y＞１、 X＞０、及び、Z≧Xである。 （もっと読む）

【課題】ＬＣＤドライバＩＣのソースロジック周辺部分の面積を小さくし、ＬＣＤドライバＩＣの小型化を図る。
【解決手段】ＬＣＤドライバＩＣ１０において、ＳＲＡＭ１２のセル１２ａと、そのセル１２ａに対応したソースロジック１５のセル１５ａ、ＤＡＣ部２０のセル２０ａ及びソースアンプ部３０のセル３０ａをＬＣＤドライバＩＣ１０の長手方向に垂直な方向ｄ２と平行に一直線上に一列に配置する。 （もっと読む）

【課題】本発明は、チップサイズの増加および消費電力の増加を抑えることができ、良好な画質で画像を表示することができる液晶表示装置の駆動装置を提供することを目的とする。
【解決手段】信号源３０が静止画の画像データを供給する場合には、メモリ１３が、画像データを構成するＲ，Ｇ，Ｂの各データの上位ビットを記憶する。ソースドライバ１４は、信号源３０から供給される画像データを受信せずに、メモリ１３に記憶された画像データに応じてソース配線の電位を設定する。信号源３０が動画の画像データを供給する場合には、ソースドライバ１４が信号源３０から画像データを受信し、その画像データに応じてソース配線の電位を設定する。 （もっと読む）

【課題】 回路規模が小さく、Rail-to-Rail動作により高精度にソース線に電圧を供給できるソースドライバ、電気光学装置及び電子機器を提供する。
【解決手段】 電気光学装置のソース線を駆動するためのソースドライバは、階調データに対応して、第１及び第２の階調電圧の各階調電圧を出力する階調電圧生成回路と、第１及び第２の階調電圧に基づいてソース線を駆動するソース線駆動回路とを含む。ソース線駆動回路が、第１の階調電圧と第２の階調電圧との間の出力階調電圧を前記ソース線に出力するフリップアラウンド型サンプルホールド回路を含む。 （もっと読む）

【課題】ゲート駆動回路に接続される信号配線を減らす液晶表示装置を提供する。
【解決手段】本発明の液晶表示装置は、タイミングコントローラと、レベルシフタと、第１及び第２ゲート駆動回路１３０，１４０とを含む。タイミングコントローラは、外部入力信号に応答して出力イネーブル信号、ゲートクロック、及び１つの開始信号を生成する。レベルシフタは、出力イネーブル信号及びゲートクロックに応答してゲートクロックパルスＣＫＶ１，ＣＫＶ２及びゲートクロックバーパルスＣＫＶＢ１，ＣＫＶＢ２を生成し、開始信号及びゲートクロックに応答して１つの開始パルスＳＴＶＰを生成する。第１及び第２ゲート駆動回路は、開始パルスに応答してゲートクロックパルス又はゲートクロックバーパルスを複数のゲートラインＧＬ１、…、ＧＬｎにゲート駆動信号として出力する。 （もっと読む）

【課題】ＶＣＯＭ線の配線を太くしたり、ＶＣＯＭ線だけレイアウトに余裕を持たせるような設計を行ったり、画素内の配線をマトリクス構造にしたりしなくても、有効画素駆動期間におけるコモン電位ＶＣＯＭの揺れを抑え、コモン電位ＶＣＯＭの揺れに起因する画質不良を抑制する。
【解決手段】プリチャージが行われない期間（水平走査期間）に、インピーダンス切替回路の切替スイッチＩＳＷ１〜ＩＳＷｘによってＶＣＯＭ線４１とプリチャージ線４４とを電気的に接続し、ＶＣＯＭ電極２３およびＣＳ線２４を含むＶＣＯＭ線４１全体の低インピーダンス化を図ることで、有効画素駆動期間におけるコモン電位ＶＣＯＭの揺れを抑える。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩＣの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジスタを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給する。 （もっと読む）

【課題】表示装置のパネル上に搭載される集積化駆動装置のレイアウト効率化。
【解決手段】パネル基板上に表示部を備える表示装置の周縁部に搭載される長尺状の集積化駆動装置であり、ロジック部１２０、電源回路部１１０、ＤＡ変換部１８０を備える。ロジック部１２０は、デジタル表示データ処理部、表示装置に必要なタイミング制御信号を作成するタイミング信号作成部を備え、デジタルアナログ変換部１８０は、デジタル表示データ処理部で得られたデジタル表示データをアナログデータに変換する。電源回路部１１０は、タイミング信号作成部からの信号を利用して表示装置に用いる電源電圧を発生する。このような集積化駆動装置の長尺形状の長辺方向において、ロジック部１２０に隣接して電源回路部１１０、ＤＡ変換部１８０が配置されるようロジック部１２０を間にしてその左右に電源回路部１１０とＤＡ変換部１８０を設ける。 （もっと読む）

【課題】上下２画面分割方式の液晶表示パネルを備える液晶表示装置において、表示画面上に上下２画面の継ぎ目部分が表示されるのを防止する。
【解決手段】第１の領域と第２の領域とを有する液晶表示パネルと、液晶表示パネルの第１の領域に配置される１番目ないしｍ番目の走査線と、液晶表示パネルの第２の領域に配置される（ｍ＋１）番目ないし（２ｍ＋ｎ）番目の走査線と、前記１番目ないしｍ番目の走査線に１水平走査期間毎に順次選択走査電圧を供給する少なくとも１個の第１走査線駆動回路と、前記（ｍ＋１）番目ないし（ｍ＋ｎ）番目の走査線に１水平走査期間毎に順次選択走査電圧を供給する少なくとも１個の第２走査線駆動回路とを有し、前記少なくとも１個の第２走査線駆動回路は、前記第１走査線駆動回路から前記ｍ番目の走査線に対して１水平走査期間の間選択走査電圧が供給された後に、前記（ｍ＋１）番目走査線から（ｍ＋ｎ）番目の走査線まで１水平走査期間毎に順次選択走査電圧を供給する。 （もっと読む）

【課題】 液晶表示装置の駆動回路の回路規模を小さくする。
【解決手段】 時分割ＰＷＭ生成回路１１が複数のＰＷＭ階調信号を含む時分割ＰＷＭ階調信号を生成するので、ＰＷＭ階調信号の本数が用意されず、時分割ＰＷＭ階調信号の本数が用意されればよくなる。よって、時分割ＰＷＭ階調信号の数の方がＰＷＭ階調信号の数よりも少ないので、液晶表示装置の駆動回路の回路規模が小さくなる。 （もっと読む）

【課題】液晶パネルにポリシリコン薄膜トランジスタを用いて小さい面積にゲートオン、ゲートオフ電圧発生回路を集積して高効率及び高収率の液晶表示装置を提供する。
【解決手段】ｎ型薄膜トランジスタとｐ型薄膜トランジスタを組み合わせて電源部から供給される第１基準電圧とタイミングコントローラから供給される第１制御信号を通じて昇圧されたゲートオン電圧を発生するゲートオン電圧発生回路と、電源部から供給される第２基準電圧をタイミングコントローラから供給される第１制御信号を通じて降圧されたゲートオフ電圧を発生するゲートオフ電圧発生回路をそれぞれ具備し、これらが液晶パネル上に集積された液晶表示装置を提供する。 （もっと読む）

【課題】回路面積が小さくて、過度応答速度が速く、トランジスタの閾値のばらつきがあっても、これを吸収するレベルシフト回路及びこれを備える液晶表示装置を提供すること。
【解決手段】インバータ回路の前段に第１の電圧シフト回路１１０を設ける。第１の電圧シフト回路１１０は、ソースを入力としゲートとドレインとが接続されてダイオードとして動作する第２のトランジスタ１１２と、ソースが電源１０３に接続され、ゲートが接地され、ドレインが前記第２のトランジスタ１１２のドレインに接続されている第１のトランジスタ１１１とから構成される。入力信号は、第２のトランジスタ１１２の閾値分高く電圧をシフトして、後段のインバータ回路に入力する。第１のコンデンサ１１４を入力ノード１０１と第２のトランジスタ１１２のゲートとの間に挿入する。 （もっと読む）