【課題】良好な電気特性を有し、歩留が改善する半導体装置の製造方法を提供すること。
【解決手段】電子供給層１３およびキャップ層１４を設けた半導体基板１０上に第１絶縁膜１５を堆積する第１工程と、半導体基板１０上にレジスト膜１６を形成する第２工程と、レジスト膜１６に開口１６ａを形成する第３工程と、開口１６ａを通して第１絶縁膜１５をエッチングし開口１５ａを形成する第４工程と、レジスト膜１６を剥離する第５工程と、第１絶縁膜１５の開口１５ａを通して、電子供給層１３と選択的にキャップ層１４をエッチングし開口１４ａを形成する第６工程と、キャップ層１４の開口１４ａを塞がない膜厚の第２絶縁膜１７を堆積する第７工程と、第２絶縁膜１７にエッチバック処理を行い電子供給層１３を露出させる第８工程と、第２絶縁膜１７をマスクにして電子供給層１３を所定の深さまでエッチングする第９工程と、電子供給層１３上にゲートメタル２０を形成する第１０工程とからなる。 （もっと読む）

【課題】シリサイド化金属ゲートと、シリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物と、同ゲート構造物を製造する方法と、を提供する。
【解決手段】シリサイド化金属ゲートと、シリサイド化金属ゲートに接するシリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物を提供する。詳しくは、広義に、第一の厚さを有する第一のシリサイド金属のシリサイド化金属ゲートと、隣接する第二の厚さを有する第二の金属のシリサイド化ソース領域およびドレイン領域とを含み、第二の厚さは第一の厚さより薄く、シリサイド化ソース領域およびドレイン領域は少なくともシリサイド化金属ゲートを含むゲート領域の端に位置合わせした半導体構造物を提供する。さらに、シリサイド化金属ゲートと、シリサイド化金属ゲートに接するシリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物を製造する方法も提供する。 （もっと読む）

【課題】リフトオフ処理時間を大にすることなく、寸法精度に優れた微細パターンを容易に形成することのできる半導体装置の製造方法を提供すること。
【解決手段】表面レジスト層１５は、前述のパターン露光領域外のみ通常のポジ型レジストとして現像される。そして、下層のレジスト層１３はネガ型に反転した表面レジスト層１５のパターン露光領域下部も現像されるため、下層のレジスト層１３は表面レジスト層１５に対し、アンダーカットされた断面形状となる。なお、表面レジスト層１５は、下層のレジスト層１３との相互拡散の影響により逆テーパ形状を有する。 （もっと読む）

【課題】 レジストを用い、無電解めっきによって基板の表面に金属パターンを形成する方法であって、基板表面への密着性に優れた精細な金属パターンを得ることができるとともに、レジストパターンおよびその上の無電解めっき被膜を同時に除去すること、およびレジストパターン上の無電解めっき被膜のみを除去することのいずれもが容易になる方法を提供する。
【解決手段】 レジストパターンが形成された基板の表面全面を酸化処理（例えば紫外線照射）し、次いでレジストパターンの最上層を除去した後、基板の表面全面に無電解めっきを行う。 （もっと読む）

【課題】 ベース電極がエアブリッジ構造を有するバイポーラトランジスタにおいて、構造の簡潔化、ベース電極に対する外部配線としてのベース配線のコンタクト位置の自由度を高めることができるようにする。
【解決手段】 ベース層１３の少なくとも一部が上面に臨んで形成された半導体メサ部ＢＭを有し、そのベース層１３にコンタクトされたベース電極１５が、半導体メサ部ＢＭより外側の空間に浮上延長する浮上延長部１５Ｆを有し、この延長浮上部１５Ｆをベース電極１３に対するベース配線４２のコンタクト部１５Ｃとする。このようにして、コンタクト部を固定部に設ける場合におけるこの固定部を形成するための構造、製造の煩雑さを回避でき、かつベース電極に対するベース配線のコンタクト部の選定の自由度をたかめ、レイアウト等の設計の自由度を高めるものである。 （もっと読む）

【課題】 極めて簡単な手段を採ることで、窒化物系化合物半導体と電極との接触抵抗を低下させ、また、電極表面及び電極パターンエッジのモフォロジを良好に維持することを可能にして高い信頼性を実現できるようにする。
【解決手段】 金属窒化物、例えばＴｉＮを含む第１の層及びＭｏ_x Ｇａ_1-x （０＜ｘ＜１）を含む第２の層が半導体に近い側から前記の順に積層されてなる電極を備えてなることが基本になっている。 （もっと読む）

【課題】 チャネル長の短い薄膜トランジスタを簡便に、かつ、低廉なコストで形成することができる薄膜トランジスタの製造方法を提供する。
【解決手段】 液滴乾燥法を用いることによってバンク３０を形成し、このバンク３０を挟んでソース電極４０ａとドレイン電極４０ｂを形成する。その後、バンク３０を剥離することによって得られる溝パターン５０に半導体材料を供給して半導体層を形成し、ゲート絶縁膜、ゲート電極等を形成することにより、薄膜トランジスタを製造する。 （もっと読む）

本発明による電子装置（１００）は、第１値と第２値との間で電気的にスイッチ可能な電気抵抗率を有するメモリ材料の層（１０７）を備える。メモリ材料は相変化材料でもよい。電子装置（１００）は電子装置の第１端子（１７２）とメモリ材料の層（１０７）を電気的に接続する一組のナノワイヤ（ＮＷ）をさらに備え、それによって、第１端子からナノワイヤ（ＮＷ）及びメモリ材料の層（１０７）を介して電子装置の第２端子（２７２）への電流の伝導を可能にする。各ナノワイヤ（ＮＷ）は各々のコンタクト領域でメモリ材料の層（１０７）に電気的にコンタクトがとられる。全てのコンタクト領域ほぼ同一である。本発明による方法は、本発明による電子装置（１００）を製造するのに適している。
（もっと読む）

【課題】基板の表面側にアノード電極またはカソード電極を設けた発光素子サイリスタが複数配列された自己走査型発光素子アレイチップであって、チップ面積が大きくならない構造を提供する。
【解決手段】ｐ形ＧａＡｓ基板１０の上に、ｐ形ＧａＡｓ層１２，ｎ形ＧａＡｓ層１４，ｐ形ＧａＡｓ層１６，ｎ形ＧａＡｓ層１８が順次積層され、ｎ形ＧａＡｓ層１８上にカソード電極２２が、ｐ形ＧａＡｓ層１６上にゲート電極２３が形成されている。ＧａＡｓ層１２に溝５０が設けられ、溝の側壁にアノード電極２０が形成されている。 （もっと読む）

電磁放射線を用いた一回の露光プロセスでＴ−ゲートを製造する方法が開示される。
（もっと読む）

【課題】ゲート長の短いゲート電極を有し、しかも低抵抗で高周波特性が優れている半導体装置およびその製造方法を提供する。
【解決手段】少なくともノンドープＩｎＧａＰ層又はノンドープＩｎＡｌＧａＰ層からなる上層半導体層１２と、この上層半導体層直下にＧａＡｓ層またはＡｌＧａＡｓ層からなる下層半導体層１１を含む半導体基板に、上層半導体層表面から上層半導体層への浸入が、下層半導体層で略停止するショットキーゲート電極１５と、このショットキーゲート電極部に接続して第１の電極の抵抗を低減する第２の電極部１６からなるＴ字型ゲート電極を形成する。 （もっと読む）