【課題】電源ノイズを一層効果的に解消する技術を提供する。
【解決手段】半導体装置１は、所定動作を実行するための内部回路６と、内部回路６に対して高電位電圧を供給するための電源ライン７と、内部回路６に対して低電位電圧を供給するためのグラウンドライン８と、ウェハテスト用電極パッド９と、ウェハテスト用電極パッド９を内部回路６に接続するための電気線１０と、電気線１０を内部回路６に対して非導通状態にすると共に、電気線１０を電源ライン７とグラウンドライン８のうち何れか一方に対して選択的に導通状態とする接続切替部１１と、を備える。 （もっと読む）

【課題】プローブ検査においても、理想の電源環境を提供する。
【解決手段】試験装置は、ウエハ上に形成されたＤＵＴ１を試験する。電源補償回路２０は、制御信号Ｓ_ＣＮＴ１、Ｓ_ＣＮＴ２に応じて制御されるソーススイッチＳＷ１、シンクスイッチＳＷ２を含み、それぞれがオンした状態において補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成し、補償パルス電流Ｉ_ＳＲＣをメイン電源とは別経路からＤＵＴ１の電源端子Ｐ１に注入し、またはメイン電源からＤＵＴ１へ流れる電源電流から、補償パルス電流Ｉ_ＳＩＮＫをＤＵＴ１とは別経路に引きこむ。電源補償回路２０のうち、ソーススイッチＳＷ１、シンクスイッチＳＷ２を含む一部は、ウエハＷ上に形成される。ウエハには、ウエハ上に形成される電源補償回路２０の一部に信号を印加するためのパッドＰ５〜Ｐ７が設けられる。 （もっと読む）

【課題】 インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。
【解決手段】 多段接続された複数の論理ゲートからなるゲートチェーンと、モニタ信号線ＭＯＮと、ゲートチェーンにおける各論理ゲートの出力ノードとモニタ信号線ＭＯＮとの間に各々介挿され、当該モニタユニットＭＵａを指示する制御信号が与えられることにより、モニタ信号線ＭＯＮに当該出力ノードの電圧に依存した信号を発生させる複数のモニタユニットＭＵａと、ゲートチェーンにおける複数の論理ゲートの出力ノードを順次モニタ対象とし、モニタ対象とする論理ゲートの出力ノードに接続されたモニタユニットを指示する制御信号を発生するモニタユニット選択手段を有する。 （もっと読む）

【課題】ウェハテストを必要とする半導体装置を縮小化を可能にすること。
【解決手段】半導体装置は、ボンディングパッドと、ボンディングパッドに電気的に接続されたボンディングワイヤと、ボンディングワイヤがボンディングパッドに接続される前のウェハ状態において電気的特性が試験される被試験回路と、被試験回路の試験のための端子となると共に、ボンディングパッドに隣接して配置され、ボンディングワイヤと接触している試験用パッドと、被試験回路の試験時に試験用パッドと被試験回路とを電気的に接続する試験用配線と、被試験回路の試験後に被試験回路と試験用パッドとの電気的接続を遮断する遮断機構と、を備える。 （もっと読む）

【課題】 微妙なプロセスコントロールのための判断材料となる情報を短時間のうちに採取することができるプロセス評価用半導体集積回路を提供する。
【解決手段】 プロセス評価用半導体集積回路としてのＳＲＡＭは、メモリセルに電源電圧を供給する給電系統と、メモリセル以外の回路に電源電圧を供給する給電系統とが分離されており、メモリセルに供給する電源電圧を他の回路に対する電源電圧と独立に制御可能な構成となっている。メモリセルに対する電源電圧を段階的に下げつつ、各メモリセルに対するアクセスを試み、動作不良を検出することにより、メモリセル間のトランジスタの電気的特性の微妙な変化を判定することができる。 （もっと読む）

【課題】ゲート絶縁膜のスクリーニング試験が容易に行われ得る半導体装置を提供する。
【解決手段】半導体素子２０は、第１および第２の主電極２１、２２と、半導体基板上にゲート絶縁膜を介して設けられたゲート電極３０とを有する。ダイオード４０は、半導体基板上に設けられており、ゲート信号の第１の主電極２１への伝搬が逆方向電流となるような向きでゲート端子３１および第１の主電極２１の間を互いに電気的に接続している。テスト端子３２は、半導体基板上に設けられており、ゲート電極３０に電気的に接続されている。抵抗素子３３は、半導体基板上に設けられており、ゲート端子３１およびテスト端子３２の間を互いに電気的に接続している。 （もっと読む）

【課題】 ウエハ上に形成された半導体チップを試験するときに、プローブの移動回数を最小限にし、試験時間を短縮する。
【解決手段】 半導体装置は複数の半導体チップを有し、各半導体チップは、試験信号に応じて試験される回路ブロックと、回路ブロックから出力される試験結果を、隣接する半導体チップの少なくともいずれかと試験結果出力端子とに出力するとともに、隣接する半導体チップから転送される試験結果を隣接する別の半導体チップと試験結果出力端子とに出力する転送回路とを有する。これにより、半導体チップの試験結果を隣接する半導体チップに順次に転送できるため、全ての半導体チップの試験結果を１つの半導体チップの試験結果出力端子から出力できる。 （もっと読む）

【課題】 バンプパッドおよびプローブテスト用パッドを介して流入する静電気から保護され得る半導体装置を提供すること。
【解決手段】 チップオンチップ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）構造を有する半導体集積装置において、データ入力のためのバンプパッドと、バンプパッドを介して外部から流入する静電気を放電させる第１静電気放電部と、バンプパッドより大きいサイズを有し、データ入力のためのプローブテスト用パッドと、プローブテスト用パッドを介して外部から流入する静電気を放電させる第２静電気放電部と、バンプパッドまたはプローブテスト用パッドから伝達されるデータをバッファリングする入力バッファ部とを備える。 （もっと読む）

【課題】一度のテストにおけるチップ数を減らすこと無く、安定した試験を行う。
【解決手段】半導体集積回路装置（Ｓ１とＳ２に対応）を複数のグループに分けて同時に試験する方法であって、少なくとも１つのグループにおいて、他のグループとは異なる周波数のクロック信号（ＣＬＫ１とＣＬＫ２に対応）で半導体集積回路装置を動作させる。 （もっと読む）

【課題】大規模な被測定トランジスタの特性を高精度に測定する半導体装置及びそれを用いた評価方法を提供する。
【解決手段】ｎ行ｍ列のマトリクス状に配列される被測定トランジスタＤＵＴを有する評価セルＣ１１〜Ｃｎｍと、被測定トランジスタにストレス電圧を印加するためのドレインストレス線ＤＶＳ等と、評価セルを選択するための行選択信号供給用の行選択線Ｘ１〜Ｘｎと、列選択信号供給用の列選択線Ｙ１〜Ｙｍと、入力される行選択信号と列選択信号に応じて被測定トランジスタの選択／非選択を表す選択信号を出力する選択回路１０と、を備え、選択信号供給回路に入力される選択制御信号等により行選択信号と列選択信号を生成し、評価セル各々に設けられた第１のトランジスタＴ１〜第９のトランジスタＴ９を切り替え、被測定トランジスタＤＵＴの測定評価、或いは被測定トランジスタＤＵＴへのストレス電圧印加を行う。 （もっと読む）

【課題】電源制御可能領域を有する半導体集積回路において、電源制御動作のテストをできる半導体集積回路を提供する。
【解決手段】電源制御スイッチ310A、310Bは、複数のスイッチセル17で構成されるスイッチ系列310A、310Bを有する。電源制御可能領域300は、出力ノード330A、330Bをスイッチ系列ごとに備える。出力ノード330A、330Bは、電源制御スイッチの各スイッチ系列310A、310Bの最終段を通過した電源制御信号CTLを電源制御可能領域300の外部に出力する。チップは、出力ノード330A、330Bからの出力を外部に出力する出力端子340A,340Bを備える。スキャンパステストを挿入する場合、観測用フリップフロップを各出力ノードに対応して設ける。これら観測用フリップフロップがスキャンパスチェーンを構成するように接続する。 （もっと読む）

【課題】全パッドにプローブ針を立てなくとも、コンタクトテスト行うことのできる半導体装置を提供する。
【解決手段】半導体装置１は、テスト信号出力回路１１Ａ〜１１Ｄ、・・・が、パッドＰ１〜Ｐ５、・・・に所望の電位またはハイインピーダンス状態を与えるテスト用信号を出力し、レジスタ１２Ａ〜１２Ｄ、・・・が、パッドＰ１〜Ｐ５、・・・と内部回路１００とを接続する配線Ｌ１〜Ｌ５、・・・上の信号を取り込む。レジスタ１２Ａ〜１２Ｄ、・・・は、シフトレジスタを形成し、シフト動作を行うことにより、取り込んだ信号をテスト用パッドＴＰ１へ出力する。 （もっと読む）

【課題】大規模な被測定トランジスタの特性を高精度に測定する。
【解決手段】ｎ行ｍ列のマトリクス状に配列される被測定トランジスタを有する評価セルと、被測定トランジスタのドレイン及びソースにストレス電圧を印加するためのドレイン電源線と、ゲートにストレス電圧を印加するためのゲート電源線と、評価セルを選択するための行選択信号供給用の行選択線と、列選択信号供給用の列選択線と、入力端子が行選択線と列選択線と接続されていると共に、接続された行選択信号と列選択信号に応じて被測定トランジスタの選択／非選択を表す選択信号を出力する選択回路と、評価セルに対応して設けられ、ドレイン端子とドレイン電源線との接続／非接続を切り替える第１のスイッチと、ソース端子とドレイン電源線との接続／非接続を切り替える第２のスイッチと、ゲート端子とゲート電源線との接続／非接続を切り替える第３のスイッチとを備える。 （もっと読む）

【課題】半導体ウエハのダイシング前に、出力バッファ、又は入力バッファを介した特性試験を行なうことができる半導体装置を提供する。
【解決手段】 本発明による半導体装置は、半導体ウエハ１００上に形成され、出力バッファ２３、入力バッファ２９、スイッチ２６、スクライブ領域２０に設けられた第１伝送路２５及び第２伝送路２７を具備する。スイッチ２６は、出力バッファ２３の出力端子２４と入力バッファ２９の入力端子２８との電気的接続を制御する。第１伝送路２５は、出力端子２４とスイッチ２６とを接続する。第２伝送路２７は、入力端子２８とスイッチ２６とを接続する。 （もっと読む）

【課題】ＴＥＧに対してパッドの大きさは非常に大きい。よって、パッドの数が増えると配置できるＴＥＧの数が減ってしまう。したがって、パッドの数を減少させることによって、ＴＥＧの占有面積を減少させることを目的とする。
【解決手段】複数のトランジスタにそれぞれ振り分け回路を介して電気的に接続された１つのパッドを有し、前記振り分け回路のうち１つが導通状態となるとき、他の前記振り分け回路は非導通状態となるようにする。 （もっと読む）

【課題】従来の半導体装置では、複数の被テスト回路からのテスト結果の読み出しに大きな労力が必要になる問題があった。
【解決手段】本発明にかかるテスト回路は、第１の被テスト回路１３ａがテスト命令に従って出力する第１のテスト結果信号Ｓ１と、第２の被テスト回路１３ｂがテスト命令に従って出力する第２のテスト結果信号Ｓ２と、を合成する合成回路１５と、第１のテスト結果信号Ｓ１に対して第２のテスト結果信号Ｓ２を遅延させるブロック間遅延生成回路１４と、合成回路１５が出力する合成テスト結果信号を所定のタイミング毎に保持するテスト結果保持回路１６と、を有するものである。 （もっと読む）

【課題】半導体集積回路装置のデバイス故障箇所を容易に特定することができる半導体集
積回路装置およびその検査装置を実現する。
【解決手段】本発明の半導体集積回路装置およびその検査装置は、被測定回路１１の内部
信号線（被測定ノード）にカソードが接続され、アノードが固定電位に接続された光電変
換素子（Ｄｉ１〜１０）を有し、光電変換素子（Ｄｉ１〜１０）にレーザー光が照射され
ることで内部信号線と固定電位との間に電位差を生じさせる。 （もっと読む）

【課題】LSI に内蔵するMOSFETのチップ内特性ばらつきを正確に評価する。
【解決手段】MOSFETを用いた論理回路と、MOSFETに基板バイアスを印加するための基板バイアス制御回路と、を内蔵するLSI におけるMOSFETのチップ内特性ばらつきを評価する評価方法であって、MOSFETのオフ電流の中央値および平均値をモニタし、オフ電流の平均値と中央値との比を測ることによりMOSFETのチップ内特性ばらつきを評価する。 （もっと読む）

【課題】大規模な被測定トランジスタの特性を高精度に測定する。
【解決手段】ｎ行ｍ列（ｎ、ｍは正の整数）のマトリクス状に配列されていると共に被測定トランジスタを有するｎ×ｍ個の評価セルと、前記被測定トランジスタ用のソース電圧を供給するための主ソース電源線と、各行または各列毎に設けられ、当該各行または各列に属する評価セルの被測定トランジスタにソース電圧を供給するための副ソース電源線と、各行毎に設けられ、各行に属する評価セルを選択するための行選択信号の供給用の行選択線と、各列毎に設けられ、各列に属する評価セルを選択するための列選択信号の供給用の列選択線と、前記副ソース電源線に対応して設けられ、当該副ソース電源線と同一の行に属する行選択信号または列に属する列選択信号に応じて、当該副ソース電源線と前記主ソース電源線との接続／非接続を切り替えるソース電源線切替回路とを備える。 （もっと読む）

【課題】半導体装置の面積の増大を抑制する。
【解決手段】第１の電源ライン１および第２の電源ライン２には、外部から正負の電圧が供給される。論理回路３は、所定の演算を行う回路であり、第１の電源ライン１および第２の電源ライン２から供給される電源によって動作する。スイッチ４は、第１の電源ライン１から論理回路３への電源の供給をオン・オフする。電源供給手段５は、スイッチ４と並列に接続され、第１の電源ライン１の電源を論理回路３に供給する。電源供給手段５は、切断可能であり、電源供給手段５を切断することにより、電源供給手段５による第１の電源ライン１から論理回路３への電源供給をオフする。 （もっと読む）