【課題】 狭ピッチ多ピンの格子状配列型パッドに適応可能なプローブカードを提供すること。
【解決手段】 垂直プローブ部とプローブのバネ構造部と回路基板までの導電部を樹脂フィルム上に１つ又は複数配置した第１のプローブ群と、前記第１のプローブ群と同一又は異なる配置のプローブ群を有する第２、第３、第４等のプローブを適切な間隔で積層し、前記プローブ付樹脂フィルム上のプローブの端子配列方向が、ウェハ上のチップのパッドのＸＹ方向配列に対して所定の角度を有することにより、所望の格子配列のパッド接続部を有する。 （もっと読む）

【課題】 高い均熱性および高い剛性を有していることに加えて、温度変化に対する平面度変化が極めて小さい半導体製造装置用ヒータユニットを提供する。
【解決手段】 ウエハを載置するための載置面１ａを有する銅やアルミニウムなどの金属からなる載置台１と、載置台１を支持するセラミックス製の支持板２と、支持板２の下面側に設けられた銅やアルミニウムなどの金属からなる保持部材３と、支持板２を下側から支持する複数の支持部材４とからヒータユニットを構成する。支持板２にはその厚み方向に複数の貫通孔２ａを設けて、これら複数の貫通孔２ａにそれぞれ挿通した複数の結合部材７で載置台１と保持部材３とを結合するのが好ましい。 （もっと読む）

【課題】パワーデバイスをウエハ状態のまま検査することができるパワーデバイス用のウエハキャリアを提供する。
【解決手段】本発明のパワーデバイス用のウエハキャリア２０は、パワーデバイスの電気的特性検査をウエハレベルで行う際に、検査装置１０の載置台１１上に吸着固定して用いられ且つ複数のパワーデバイスが形成されたウエハＷを保持するもので、キャリア本体２１と、キャリア本体２１の第１の主面上にウエハの載置面として形成された導電性金属膜２３と、載置面に形成された真空吸着用の溝２０Ａと、載置台１１の真空吸着用の溝１１Ａと連通し且つ真空吸着用の溝２０Ａ内で開口する吸引孔２０Ｂと、を備えている。 （もっと読む）

【課題】両面に電極を有する半導体デバイスをウエハの状態で試験する。
【解決手段】ウエハに形成されウエハの上面側に上側電極下面側に下側電極を有する複数のデバイスを試験する試験装置であって、ウエハが載置されるステージ部と、ステージ部における複数のデバイスの下側電極に対向して設けられた複数の開口内に設けられ下側電極と接触する伸縮可能な複数の下側端子と、複数のデバイスが有する上側電極と接触する複数の上側端子と、上側端子および下側端子を介して複数のデバイスに電圧を印加して、複数のデバイスを試験する試験部とを備え、下側端子はウエハがステージ部に押し当てられるのに伴って収縮する試験装置を提供する。 （もっと読む）

【課題】ウェーハにワンタッチ・テストを行うことができるテスタ及びそのテスタを含んだテスト装置を提供する。
【解決手段】回転自在な構造のテスト・インターフェースを具備することで、ウェーハ・インデキシングなしに、ウェーハにワンタッチ・テストを行うことができるテスタ及びそのテスタを含んだテスト装置であり、該テスト装置は、回転するＺＩＦリング１３０を具備したテストヘッド１００と、前記テストヘッド１００に電気的に連結され、ウェーハ内の多数の半導体デバイスをテストするための信号を、前記テストヘッド１００に伝達するテスト本体とを具備したテスタ、ＺＩＦリング１３０と結合するリング状のコネクタ部１３２と、中央部に配され、半導体デバイスをテストするための多数の探針が配されているニードル・ブロック３２０と、を具備したプローブカード、テストされるウェーハが置かれて支持されるウェーハ支持チャックを含む。 （もっと読む）

【課題】リレー回路板により、テスト結果信号の分流を行い、イメージ信号はイメージ処理装置に直接伝送して処理を行うウエハー検査システムを提供する。
【解決手段】ウエハー検査システムは、ウエハー９に対して検査を行い、各プローブ２０２２はウエハー９に触れ、電気信号を伝送及び受信し、照明器２０３は開口２０２１を通して光をウエハー９上に照射し、テストサーバー２０４は検査の関連プロセス及びデータ処理の執行を制御し、テスト回路板２１０はテスト信号を発信し、結果信号を受信し、判断を行い、ロードボード２０８は制御回路板２０９と少なくとも１個のテスト回路板２１０に連接し、少なくとも１個のリレー回路板２０７はプローブカード２０２、ロードボード２０８、少なくとも１個のイメージ処理カード２０６にそれぞれ連接し、伝送データの伝送方向を切り替える。 （もっと読む）

【課題】 熱負荷試験時において、プローブカード用セラミック配線基板に設けられた測定端子とＳｉウェハの表面に形成された測定パッドとの位置ずれが小さく、異物付着による外観不良の極めて少ないプローブカード用セラミック配線基板とこれを用いたプローブカードを提供する。
【解決手段】 セラミック焼結体が、該セラミック焼結体中に含まれるＡｌをＡｌ_２Ｏ_３換算およびＳｉをＳｉＯ_２換算した合計量を１００質量部としたときに、前記ＭｎをＭｎ_２Ｏ_３換算で２．０〜４．０質量部、前記ＴｉをＴｉＯ_２換算で４．０〜８．０質量部および前記ＭｏをＭｏＯ_３換算で０．４〜２．１質量部含有する。 （もっと読む）

【課題】 半導体基板上に形成された半導体集積回路の、特にプローブ検査時間を短縮することができる検査工程を提供する。
【解決手段】 検査対象となる半導体基板には、半導体集積回路本体を含む回路領域２ａと、それに隣接するスクライブエリアにＴＥＧ３ａが形成され、回路領域２ａには第１パッド電極５ａ、５ｂの列が、またＴＥＧ３ａには第２パッド電極６の列が設けられる。ここでＴＥＧ３ａに隣接している方の第１パッド電極５ａが第２のパッド電極６に対向しないように配置される。このような状態の第１パッド電極５ａ、５ｂおよび第２パッド電極６にプローブ針８ａ、８ｂ、９を接触させて半導体集積回路の検査とＴＥＧの測定とを同時に行う。 （もっと読む）

【課題】従来のマルチサイト・テストやコンカレント・テストにおける各種の問題点の少なくとも一部を解決し、テスト時間の短縮を図ること等ができる、テスト装置、テストシステム、及びテスト方法を提供すること。
【解決手段】第１ＩＰコア４と第２ＩＰコア５を集積して構成された第１半導体デバイス１と、第１ＩＰコア４と第２ＩＰコア５を集積して構成された第２半導体デバイス２とを、同時にテストするためのテスト装置２０であって、ワークステーション２１と、第１ＩＰコア４をテストするための第１テスト回路２２と、第１半導体デバイス１に電力を供給する第１電源回路２３と、第２ＩＰコア５をテストするための第２テスト回路２４と、第２半導体デバイス２に電力を供給する第２電源回路２５とを備える。 （もっと読む）

【課題】半導体試験装置のピンリソースを効率的に使用できる半導体試験方法および半導体試験システムを提供する。
【解決手段】実施形態によれば、半導体試験装置により、同一種類の半導体装置の各々に複数のテスト項目の電気的試験を行う半導体試験方法が開示される。この方法は、前記複数のテスト項目を、前記半導体試験装置の所定数のピンを使用して試験可能なテスト項目群と、前記所定数より少ない数のピンを使用して試験可能なＭ−１（Ｍは２以上の整数）個のテスト項目群と、のＭ個のテスト項目群に分けて、前記各テスト項目群を試験するそれぞれのピン接続を、前記半導体試験装置とＭ個の前記半導体装置との間で行い、前記ピン接続を行った後、前記半導体試験装置により、前記各テスト項目群の試験を同時に行う、ことを特徴とする。 （もっと読む）

【課題】 測定端子を固定するための基板の変形が少なく、測定端子が半導体チップとなる部分の電気特性を正確に測定することができ、かつアライメントマークを認識しやすくするためのインターポーザ基板を提供する。
【解決手段】 セラミックスからなるインターポーザ基板の主面に、アライメントマークとしての有底穴を有し、有底穴の底面が中心に向かって深くなっている凹状であることとしたことから、インターポーザ基板の強度がアライメントマークが貫通穴である場合に比べて増加し製品の撓みが抑えられ、高精度な位置決めを行なうことができる。さらに有底穴の底面のフラットに近い面積が小さくなるため、画像認識のための反射光を減少させることができ、アライメントマークと主面とのコントラストを大きくすることができアライメントマークの認識性を向上できる。 （もっと読む）

【課題】 半導体装置の大型化を抑制できる被検査装置用インタフェース回路を提供する。
【解決手段】 検査装置４により検査される被検査装置５に設けられた端子回路７と接続されて、検査装置４と非接触で通信する第１の入出力回路６を備え、かつ、端子回路７が被検査装置５に信号を入力する回路の場合には、第１の入出力回路６は入力回路により形成され、端子回路７が被検査装置５から信号を出力する回路の場合には、第１の入出力回路６は出力回路により形成されている。 （もっと読む）

【課題】半導体検査システムにおいて、単一の電源から複数の半導体主回路部に電源を供給する場合、各半導体主回路部に安定した電源を供給することができない。
【解決手段】本発明の半導体検査システムは、半導体装置と、半導体検査装置とを有し、半導体装置は、半導体基板と、半導体基板に配置された複数の半導体回路領域を有し、半導体回路領域はそれぞれ、半導体検査装置による検査の対象となる半導体主回路部と電源制御部を備え、半導体検査装置は、主電源部と、プローブカードを有し、プローブカードは、主電源部に接続された共通電源配線を備え、共通電源配線から各電源制御部に対して、第１の電源がそれぞれ供給され、電源制御部は、第１の電源を供給源として第２の電源を半導体主回路部に供給する。 （もっと読む）

【課題】 ウエハ上に形成された半導体チップを試験するときに、プローブの移動回数を最小限にし、試験時間を短縮する。
【解決手段】 半導体装置は複数の半導体チップを有し、各半導体チップは、試験信号に応じて試験される回路ブロックと、回路ブロックから出力される試験結果を、隣接する半導体チップの少なくともいずれかと試験結果出力端子とに出力するとともに、隣接する半導体チップから転送される試験結果を隣接する別の半導体チップと試験結果出力端子とに出力する転送回路とを有する。これにより、半導体チップの試験結果を隣接する半導体チップに順次に転送できるため、全ての半導体チップの試験結果を１つの半導体チップの試験結果出力端子から出力できる。 （もっと読む）

【課題】隣接した半導体素子領域（ＩＣ領域）を同時に検査しても、検査用のプローブが外部電極から食み出し難くい、半導体素子、半導体ウエハ、及び半導体装置の製造方法を提供する。
【解決手段】外周に沿って配置された複数の外部電極２８を有する、矩形の半導体素子３８であって、前記外部電極の対向する二辺が、前記半導体素子の一の対角線３４に垂直な方向３６を向いている半導体素子。 （もっと読む）

【課題】非接触インタフェースを備えた半導体装置において、異なる種類の半導体装置を検査する際のコストが増大する。
【解決手段】
検査用半導体装置は、検査用ＬＳＩを備え、その検査用ＬＳＩは検査対象半導体装置との間で非接触で信号を通信するための複数の非接触インタフェースと、非接触インタフェースに接続された通信部と、通信部を制御する通信制御部と、を有する。通信制御部は、検査対象半導体装置の構成に応じて通信部の動作状態を制御する。 （もっと読む）

【課題】プローブ先端の高さ方向および平面方向に関して高精度に位置決め可能なプローブカードの製造方法およびプローブカードを提供する。
【解決手段】プローブが配置された複数のプローブ基板をプローブカードの第１の基板上に固定する工程を含むプローブカードの製造方法であって、前記複数のプローブ基板に配置されたプローブの先端の高さ方向の位置を揃えた状態で、前記複数のプローブ基板を配置する工程と、前記複数のプローブ基板のプローブが配置されていない方の面に、弾性変形し得るスペーサを配置し、固定用樹脂を塗布する工程と、前記弾性変形し得るスペーサが配置され前記固定用樹脂が塗布された前記複数のプローブ基板の面側に前記第１の基板を載せて加圧し、前記弾性変形し得るスペーサを変形させた状態で前記複数のプローブ基板を前記第１の基板に固定する工程とを備える。 （もっと読む）

【課題】半導体チップのテスト所要時間を短縮する方法を提供すること。
【解決手段】複数の半導体集積回路装置それぞれに、複数のテストの内から互いに異なるいずれかを割り当てる第１のステップと、複数のテストの内、複数の半導体集積回路装置それぞれに割り当てられたテストをそれぞれ実行する第２のステップと、複数のテストの内の特定テストにおいて複数の半導体集積回路装置の内から不良品を検出した場合に、複数の半導体集積回路装置から不良品を除いた残りの半導体集積回路装置に特定テストを次のテストとして割り当てる第３のステップと、残りの半導体集積回路装置に割り当てられた特定テストをそれぞれ実行する第４のステップとを備える。 （もっと読む）

【目的】 本発明の目的は、プローブユニットの配線基板に対する接着力を必要以上に強くすることなく、且つプローブ基板が変形することがないプローブカードを提供することにある。
【構成】 本プローブカードは、プローブ１１０と、プローブ１１０が設けられた第１面１２１と該第１面１２１の裏側面である第２面１２２とを有するプローブ基板１２０と、プローブ基板１２０の第２面１２２側に間隔を空けて配置される配線基板２００と、プローブ基板１２０の第２面１２２と配線基板２００との間に介在しており且つプローブ基板１２０の第２面１２２に当接する第１当接面１３１から配線基板２００に当接する第２当接面１３２にかけて貫通する貫通孔１３３が設けられたスペーサ１３０と、スペーサ１３０の貫通孔１３３内に設けられ、プローブ基板１２０の第２面１２２と配線基板２００とを接着する接着樹脂１４０ａとを備えている。 （もっと読む）

【課題】 熱負荷試験時において、プローブカード用セラミック配線基板に設けられたプローブピンとＳｉウエハの表面に形成された測定パッドとの位置ずれが小さく、電気特性の検査に好適に使用できるプローブカード用セラミック配線基板とこれを用いたプローブカードを提供する。
【解決手段】 Ｘ線回折のデータを用いたリートベルト解析により求めた結晶相の割合で、ムライトが４８〜８１質量％、アルミナ、ディオプサイトおよびジルコンから選ばれる少なくとも１種の結晶相が１９〜５２質量％であり、吸水率が１％以下のセラミック焼結体からなるセラミック絶縁層と、銅が４０〜６０体積％、タングステンが４０〜６０体積％となる組成を有する銅とタングステンとの複合導体とを具備する。 （もっと読む）