【課題】増加された集積度を有し且つ高密度で高速の３次元（抵抗性）半導体（メモリ）装置を、最小限のマスク工程数で提供する。
【解決手段】チャンネル領域によって分離された第１及び第２不純物領域を含む基板、前記第１不純物領域に接続するビットライン、前記第２不純物領域に接続する垂直電極、前記基板と前記ビットラインとの間に配置される水平電極の積層体、及び、前記積層体と前記基板との間に配置される選択ラインを含む。この時，前記選択ラインは平面形状及び平面位置において、前記水平電極の各々と実質的に同一であり得る。 （もっと読む）

【課題】セルトランジスタの電流駆動能力の劣化を抑制し、メモリセルごとの信号のばらつきを抑制し、かつ、微細化された半導体記憶装置を提供する。
【解決手段】メモリは、ＭＴＪを備える。アクティブエリアは、セルトランジスタごとに分離されており、セルトランジスタのゲートの延伸方向に対してほぼ直交する第１の方向に延伸している。アクティブエリアは、第１の方向に配列されてアクティブエリア列を構成している。第２の方向に隣接する２つのアクティブエリア列は、第１の方向に半ピッチずつずれて配置されている。アクティブエリアの表面上方から見たときに、ＭＴＪは各アクティブエリアの一端に重複するように配置されている。第１および第２の配線は、互いに隣接するアクティブエリア列のＭＴＪに交互に重複するように第１および第２の方向に対して傾斜する方向に折り返しながら延伸している。 （もっと読む）

【課題】磁気抵抗素子間での電気的特性のバラツキを低減する。
【解決手段】磁気メモリの製造方法は、半導体基板２０上のセルアレイ部に磁気抵抗素子３７を形成する工程と、半導体基板２０上の周辺回路部に、磁気抵抗素子３７と同じ積層構造を有しかつ磁気抵抗素子３７と同じレベルに配置されたダミー素子６８を形成する工程と、磁気抵抗素子３７及びダミー素子６８を一括して平坦化する工程と、ダミー素子６８にレーザー光線を照射し、ダミー素子６８を非磁性体化する工程と、平坦化された磁気抵抗素子３７上に上部電極４１を形成する工程とを含む。 （もっと読む）

【課題】コンタクト電極と配線とを安定して接続する。
【解決手段】実施形態の半導体装置は、平面形状がリング状の第１のコンタクト部４１を有する第１の配線４０と、第１の配線４０より下層に設けられる第２の配線５０と、コンタクト部４１のリング状の部分を貫通して、２つの配線４０，５０を電気的に接続するコンタクト電極６０とを含み、基板１１上に設けられる配線領域を具備する。 （もっと読む）

【課題】内部回路の動作パラメータなどの設定を行うデータを長期にわたって安定に供給する。
【解決手段】第１の動作モード（ＰＲＯＭ）時には、不揮発性メモリセルに対し非破壊的に書換え可能な態様でデータを書込み、第２の動作モード（ＯＴＰ）時には不揮発性メモリセルに対し、破壊的に書換え不可能な態様でデータを書込む。この不揮発性メモリセルは、記憶素子として、可変磁気抵抗素子を有し、可変磁気抵抗素子の抵抗値に応じて情報を不揮発的に記憶する。 （もっと読む）

【課題】セルサイズの微細化を図る。
【解決手段】磁気ランダムアクセスメモリは、第１の配線ＢＬと、この第１の配線の上方に第１の配線と離間して設けられた第２の配線ＷＷＬと、第１及び第２の配線間に配置され、第１の配線の上面に接して配置され、固定層と記録層と非磁性層とを有する磁気抵抗効果素子ＭＴＪと、この磁気抵抗効果素子上に配置され、磁気抵抗効果素子と積層して一体に形成された金属層ＨＭと、金属層、磁気抵抗効果素子及び第１の配線の側面に設けられたサイド絶縁膜２４と、このサイド絶縁膜の側面と接して形成されたコンタクト２６と、金属層及びコンタクト上に配置され、磁気抵抗効果素子とコンタクトとを電気的に接続する第３の配線ＷＷＬとを具備する。 （もっと読む）

【課題】ＭＲＡＭにおける書き込みディスターブを抑制しながら、高集積化を促進可能な磁気メモリセルを提供する。
【解決手段】トランジスタＴＲ１、ＴＲ２と磁気抵抗素子群２とを具備する磁気メモリセルを用いる。ＴＲ１は、ゲートをワード線ＷＬ１に、第１ソース・ドレインをビット線ＢＬ１に接続される。ＴＲ２は、ゲートをワード線ＷＬ１に、第３ソース・ドレインをビット線ＢＬ２に接続される。磁気抵抗素子群２は、書き込み電流の通過する導電部が互いに直列又は並列に接続された複数の磁気抵抗素子ＭＴＪを備え、導電部の一方をＴＲ１の第２ソース・ドレインに、他方をＴＲ２の第４ソース・ドレイン電極に接続され、複数の磁気抵抗素子ＭＴＪにおける一方を導電部に、他方をワード線ＷＬ２に接続され、複数の磁気抵抗素子ＭＴＪの磁化の向きの組み合わせで情報を記憶する。複数の磁気抵抗素子ＭＴＪは、互いにその抵抗値が異なる。 （もっと読む）

磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）（１３）が、他の回路種（１２）と共に埋め込まれている。演算装置のようなロジック（１２）が、ＭＲＡＭ（１３）と共に埋め込むのに特に適した回路種である。埋め込みを効率的に行うには、金属層（２６）を他の回路（１２）の相互接続部の一部として用い、更にＭＲＡＭセル（１３）の一部として用いる。ＭＲＡＭセル（１３）は全て、プログラム線によって書き込まれる。プログラム線は、２本の線であり、交差して書き込むセルを規定する。このように、金属線（２６）の共通使用があり、ＭＲＡＭのプログラム線の一方に用いられ、更にロジック（１２）の相互接続線の一方に用いられるので、設計が簡略化される。
（もっと読む）

本発明は、クロスポイントと１Ｔ‐１セルとの双方の設計に基づくある種の利点を導入するためのメモリ技術及びメモリアレイに関する新規な変更に関する。これらの設計のある特徴を組み合わせることにより、１Ｔ‐１セル設計における読出し時間の高速化及び信号対雑音比の増大と、クロスポイント設計における高記録密度化との双方が達成される。そのために、単一のアクセストランジスタ１６を用いて、“Ｚ”軸方向に配置された複数のメモリアレイ層で垂直方向に互いに上下に積み重ねうる多重メモリセルを読出すようにする。
（もっと読む）