【課題】低速階層及び高速階層を有するデータストレージシステムにおいて、階層間でデータを効率的に移行させる。
【解決手段】高速データストレージデバイス１０６のリザーブスペースを備えている。プロセッサ１０２は、メモリ１０４に記憶されたリザーブスペーステーブルを参照して、低速データストレージデバイス１０８に記憶されたデータへのアクセスが高頻度となることによりホットデータとなると、該データを高速データストレージデバイス１０６のリザーブスペースに移し、該ホットデータを高速データストレージデバイス１０６上に保持する。データ移行は、一方向性であることが多く、データは低速階層から高速階層へ移行し、通常動作中のオーバーヘッドを低減することができる。 （もっと読む）

【課題】キャッシュデータを効率的にメインメモリへライトバックすることができるキャッシュ装置、メモリシステム及びデータ転送方法を提供すること
【解決手段】本発明にかかるキャッシュ装置は、複数のキャッシュデータが、メインメモリ８０に格納されている複数のデータと一致しているか否かを判定するライトバック制御部６０と、複数のキャッシュデータのうち、不一致と判定されたキャッシュデータであって、メインメモリ８０において連続するアドレスへ書き込まれる複数のキャッシュデータを格納するデータバッファ部１３と、データバッファ部１３へ格納されたキャッシュデータを一括してメインメモリ８０へ書き込むメモリライト部１４と、を備えるものである。 （もっと読む）

【課題】十分な消費電力の削減が図ることができるキャッシュメモリ装置を提供する。
【解決手段】キャッシュメモリ装置１００ａは、記憶装置のデータをキャッシュする。キャッシュメモリ装置１００ａは、記憶部１１０ａと、制御部１２０ａと、を備える。記憶部１１０ａは、複数のキャッシュラインを有する。制御部１２０ａは、前記複数のキャッシュラインのうち、前記記憶装置に書き込まれていないデータを含むダーティラインの数が予め定めた所定数を超える場合に、前記ダーティラインのデータを前記記憶装置に書き込む。 （もっと読む）

【課題】コントローラに接続された第１の記憶装置をコントローラに接続された第２の記憶装置のリードキャッシュとして用いた場合に性能の低下を抑制すること。
【解決手段】実施形態によれば、情報処理装置は、コントローラと、キャッシュ手段とを具備する。コントローラは、第１の記憶装置および第２の記憶装置にコマンドを発行することによってデータの転送を行う。キャッシュ手段は、前記第１の記憶装置を前記第２の記憶装置のリードキャッシュとして用いる。キャッシュ手段は、前記コントローラが前記第１の記憶装置に対して設定数より大きい数のコマンドを発行している場合、キャッシュデータを前記第１の記憶装置に書き込むためのライトコマンドを、発行しているコマンド数が前記設定数以下になるまで前記コントローラへの発行を保留する。 （もっと読む）

【課題】処理パイプライン内の処理バブルの低減が可能なデータ処理装置を提供する。
【解決手段】グラフィクス処理ユニットは、第１パイプライン部分１８と第２パイプライン部分２０とを有するテクスチャパイプライン６を含む。第１パイプライン部分１８内の主題命令は、その主題命令によりメモリからロードされる記述子データが、共有記述子キャッシュ内に貯えられるまで、第１パイプライン部分１８内で再循環される。記述子が、共有キャッシュ内に保存されている場合、主題命令は、追加の処理操作が実行される第２パイプライン部分２０に渡され、それらの追加の処理操作が完了するまで再循環される。記述子データは、その記述子データを利用するのに必要とされるテクスチャパイプライン６内の係属中の主題命令がなくなるまで、共有記述キャッシュ内に固定される。 （もっと読む）

【課題】メモリアクセスにおいてECCの方式変更を自動的に行う技術を提供する。
【解決手段】バッファメモリと、このバッファメモリを単位データ毎にキャッシュするキャッシュメモリと、この単位データにバイトＥＣＣを付加する付加手段とを備えたメモリ制御装置。また、バッファメモリを備えたメモリ制御装置におけるメモリ制御方法であって、このバッファメモリを単位データ毎にキャッシュし、この単位データにバイトＥＣＣを付加するメモリ制御方法。 （もっと読む）

【課題】ディスク記憶媒体のデータを、複数のサーバにインストールさせる作業に、長い時間を要しない通信装置を提供する。
【解決手段】通信装置５は、プロトコルシリアライザ１０と、キャッシュコントローラ１１とを備える。プロトコルシリアライザ１０は、ディスク記憶媒体Ｋに記憶されたデータの読取要求を、サーバＡ１〜Ａ３から受信するとともに、該受信した読取要求を、ディスク記憶媒体Ｋへの一つのアクセス権に係る命令にシリアライズする。キャッシュコントローラ１１は、シリアライズされた読取要求の順序に従って、読取要求に係る要求データを、ディスク記憶媒体Ｋに記憶されたデータの中から取得する。また、プロトコルシリアライザ１０は、キャッシュコントローラ１１が取得した要求データを、該要求データに対応する読取要求の送信元サーバＡに送信する。 （もっと読む）

【課題】回転式ストレージデバイス（例えば、ハードドライブ）のセクタをキャッシュするために外部メモリデバイスを利用して、システムパフォーマンスを改善するためのシステムおよび方法を提供すること。
【解決手段】外部メモリデバイス（ＥＭＤ）が、コンピューティングデバイス、またはコンピューティングデバイスが接続されたネットワークに接続されたとき、システムは、ＥＭＤを認識し、ディスクセクタによってＥＭＤをポピュレートする。システムは、ディスクセクタに対するＩ／Ｏ読取り要求を、実際のディスクセクタの代わりにＥＭＤキャシュに向けて送る。ＥＭＤの使用は、コンピューティングデバイスにメモリを追加するコストに対してわずかのコストで、コンピューティングデバイスシステムにおけるパフォーマンスおよび生産性を向上させる。 （もっと読む）

【課題】動作速度を低下させることなくシステムの信頼性を向上させることが可能なメモリシステムおよびその動作方法を提供する。
【解決手段】不揮発性メモリシステム２は、ブロック（ページ）単位でデータのアクセスが行われるＮＡＮＤ型フラッシュメモリ２１（第１の不揮発性メモリ）と、ワード単位でデータのランダムアクセスが行われるＮＶＲＡＭ２２（第２の不揮発性メモリ）と、ＮＡＮＤ型フラッシュメモリ２１およびＮＶＲＡＭ２２の動作の制御を行うＮＶＭコントローラ２３（制御部）とを備えている。ＮＶＲＡＭ２２のデータに適用されるエラー訂正コードＥＣＣ２が、ＮＡＮＤ型フラッシュメモリ２１内に保持されている。ＮＶＲＡＭ２２に対するアクセス速度の低下が回避されつつ、このＮＶＲＡＭ２２におけるデータ保持特性が改善される。 （もっと読む）

【課題】メインメモリから同じデータを２度読み出さない形で画像処理を実行可能な、大容量のキャッシュメモリを内蔵させることなく低消費電力で実現できるプロセッサシステムを、提供する。
【解決手段】プロセッサシステム１０は、或るブロックのデータの掃き出し時にそのデータの書戻要求を発行するキャッシュメモリ１２と、キャッシュメモリ１２からの書戻要求に基づき、再度キャッシュメモリ１２内に読み込ませることが必要なデータをローカルメモリ１４上に用意し、キャッシュメモリ１２からのリード要求にローカルメモリ１４上のデータを利用して応答するインターコネクト１３とを備える。 （もっと読む）

【課題】
実施形態は、複数のバッファ部それぞれに保持されたデータを交換可能なメモリシステムを提供する。
【解決手段】
本実施形態のメモリシステムは、データを保持可能なページバッファを含むＮＡＮＤ型フラッシュメモリと、前記ＮＡＮＤ型フラッシュメモリとデータバスを介して電気的に接続された複数の記憶部と、前記ＮＡＮＤ型フラッシュメモリ、前記複数の記憶部を制御する制御部とを備え、前記データバスの幅は、前記データの容量よりも小さく、前記制御部は、前記ＮＡＮＤ型フラッシュメモリに書き込み又は読み出しを行うとき、前記ページバッファに保持するデータと前記複数の記憶部のうち１の記憶部に保持するータとを交換することを特徴とする。 （もっと読む）

【課題】簡単な構成で各プロセッサが特定のデータを排他的に処理できるキャッシュ装置、及び情報処理装置を提供することを課題とする。
【解決手段】プロセッサＰ１，Ｐ２に個別に対応する複数のキャッシュメモリＣ１，Ｃ２と、各キャッシュメモリＣ１，Ｃ２間でデータを転送するデータ転送部Ｔと、を備え、データ転送部Ｔは、第１のプロセッサＰ１が処理し更に第２のプロセッサＰ２が処理を加えるデータであって下位の記憶階層４の特定アドレスにある特定データを第１のプロセッサＰ１が処理した後、処理された特定データを第２のプロセッサＰ２に対応するキャッシュメモリＣ２へ転送し、第２のプロセッサＰ２に対応するキャッシュメモリＣ２は、データ転送部Ｔから特定データが転送されるまでは第２のプロセッサＰ２による特定アドレスのデータへのアクセスを保留し、データ転送部Ｔから特定データが転送された後アクセスを再開する。 （もっと読む）

キャッシュを再配置する方法および機器が開示される。キャッシュの内容の少なくとも部分が、キャッシュから分離した場所に格納される。電源がキャッシュから切られ、いくぶんかの時間の後に回復される。電源がキャッシュに回復された後、それは、キャッシュから分離して格納されたキャッシュの内容の部分で再配置される。 （もっと読む）

移転刺激に応答して、移転に続いて移転元処理回路が電力節約状態に入れられる準備として、処理作業負荷の実施が移転元処理回路から移転先処理回路へ移転される。移転に続いて移転先処理回路によって必要となる、メモリ取得回数を削減するために、移転元処理回路のキャッシュは、スヌープ期間中、駆動状態に維持される。スヌープ期間中、キャッシュスヌープ回路は、移転元キャッシュのデータ値をスヌープし、移転先処理回路のためにスヌープデータ値を呼び出す。
（もっと読む）

【課題】本発明は、アドレススヌープ方法及びマルチプロセッサシステムに関し、多数のＩ／Ｏブロックをプロセッサブロックから独立させてマルチプロセッサシステムに容易に実装可能とすると共に、マルチプロセッサシステムの性能の上限の低下（レイテンシの増加）を防止可能とすることを目的とする。
【解決手段】複数のプロセッサと複数のメモリからなるプロセッサブロックが複数個アドレス結合装置を介して複数のＩ／Ｏブロックと接続された構成のマルチプロセッサシステムにおけるアドレススヌープ方法において、任意の１つのプロセッサブロックからアクセスリクエストが発生したときに、前記アクセスリクエストに対して応答するか否かを判断するアドレススヌープ処理を、各Ｉ／Ｏブロックに代わって前記アドレス結合装置において行うように構成する。 （もっと読む）

【課題】キャッシュメモリからメインメモリへのデータの書き戻し時間を短縮することができる情報処理装置を提供する。
【解決手段】 情報処理装置１は、キャッシュメモリ７，８を有するコア２，３が内蔵されたマルチコアＣＰＵ４と、マルチコアＣＰＵ４と接続されたＤＲＡＭ６とを備えている。キャッシュメモリ７，８には、キャッシュデータを含む情報と当該情報をコア２，３の何れに移動させるかを示すバランス情報とがキャッシュライン毎に記憶されている。マルチコアＣＰＵ４は、バランス情報を参照してキャッシュメモリ７，８のキャッシュ使用量を平均化するようにキャッシュメモリ７，８間で情報を移動させるキャッシュバランス制御部１３と、その情報の移動が行われた後に、キャッシュメモリ７，８に記憶されたキャッシュデータをＤＲＡＭ６に書き戻すキャッシュ書き戻し制御部１４とを有している。 （もっと読む）

【解決手段】 一部の実施形態によると、複数のプロセッサコアを含むシステムの動的ハードウェア再構成を実行するために用いられるシステム再構成用のコードおよびデータをキャッシュして、動的ハードウェア再構成の間、直接メモリアクセスまたは間接メモリアクセスを禁止する。複数のプロセッサコアのうち一のプロセッサコアが、キャッシュされたシステム再構成用のコードおよびデータを実行して、ハードウェアを動的に再構成する。他の実施形態も説明および請求している。 （もっと読む）