【課題】使用頻度の高い論理アドレス空間が頻繁に入れ替わることを防止する演算処理装置を提供することを課題とする。
【解決手段】アドレス変換対を記憶するバッファ領域を有する記憶装置に接続される演算処理装置において、複数の論理アドレスレジスタのうち使用履歴が最も古い論理アドレスレジスタの番号を保持するＬＲＵレジスタと、記憶装置に対するアクセス要求に含まれる論理アドレスが、下限論理アドレスレジスタが保持する下限論理アドレスから上限論理アドレスレジスタが保持する上限論理アドレスまでの論理アドレス空間の範囲に入っていない場合、ＬＲＵレジスタが保持する論理アドレスレジスタの番号を読み出す読み出し部（Ｓ５０２）と、読み出された番号の論理アドレスレジスタを無効にし、アクセス要求に含まれる論理アドレスに対応する論理アドレス空間を、無効にした論理アドレスレジスタに設定する設定部（Ｓ４１０）を有する。 （もっと読む）

【課題】製造コストの低減に対して有利な情報処理装置及び半導体記憶装置を提供する。
【解決手段】実施形態によれば、ホスト装置と、前記ホスト装置にバスを介して接続された半導体記憶装置とを備える情報処理装置であって、前記ホスト装置は、メインメモリを備え、前記半導体記憶装置は、第１の論物変換テーブル及びデータを格納する不揮発性半導体メモリと、前記第１の論物変換テーブルの一部である第２の論物変換テーブルを格納する記憶部と、前記第２の論物変換テーブルを参照し前記不揮発性半導体メモリにアクセスする制御部とを備え、前記第１の論物変換テーブルの少なくとも一部が前記メインメモリ上にコピーされ、前記第２の論物変換テーブルに前記制御部がアクセスする論理アドレス又は物理アドレスが登録されていない場合、前記メインメモリ上の第３の論物変換テーブルの一部が前記第２の論物変換テーブルにコピーされる。 （もっと読む）

【課題】 画像処理装置において、プロセッサーやメモリーなどのリソースに対する負荷を小さくしつつ、属性データと画像データとを仮想アドレス空間内でそれぞれ連続させる。
【解決手段】 画像形成装置１において、データ生成部２２は、複数ページ画像のそれぞれについて、ページ画像内の各画素の色および／または階調を示す画像データとページ画像内の各画素の属性を示す属性データとを、順番に生成しＲＡＭ１２に記憶する。そして、マッピング設定部２３は、複数ページ画像についての属性データが仮想アドレス空間で連続するように、また、複数ページ画像についての画像データが仮想アドレス空間で連続するように、マッピングデータ２１ａを設定する。 （もっと読む）

【課題】記憶装置に搭載するメモリ容量を削減しながら、情報を書き込む際の処理速度の低下を最低限に抑える。
【解決手段】不揮発性メモリ内に、論理／物理アドレス変換テーブルをページ単位に分割した複数の分割変換テーブルを保存し、ＲＡＭ内には、分割変換テーブルの少なくとも１つ以上を保存する論理／物理アドレス変換テーブルキャッシュと、分割変換テーブルを管理する変換テーブル管理テーブルと、論理／物理アドレス変換テーブルキャッシュの管理を行うキャッシュ管理テーブルを保存し、変換テーブル管理テーブルは、分割変換テーブルが前記論理／物理アドレス変換テーブルキャッシュに保存されていることを示すキャッシュ有無フラグと、前記論理／物理アドレス変換テーブルキャッシュ内での保存先を示すキャッシュエントリ番号を有し、不揮発性メモリと前記ＲＡＭの間における前記論理／物理アドレス変換テーブルの情報の読み出し及び書き込みは、ページ単位で行う。 （もっと読む）

【課題】ＯＳによる処理内容を大きく変更することなく、仮想アドレス空間を利用した安全なアクセス制御を可能とするデータ処理装置を提供する。
【解決手段】データ処理装置（１、２、３）は、物理アドレスによってアクセスされ、仮想アドレスを用いてアクセス制御を行う回路モジュール（１１、３１、４１）が、仮想アドレスを物理アドレスにアドレス変換するための処理を行うメモリ管理部（１６、３６、４６）を介して中央処理装置により設定された条件にしたがって動作を開始した場合、前記中央処理装置によるそのときの仮想アドレス空間と物理アドレス空間の対応を変更する処理を抑止する。 （もっと読む）

【課題】 アドレス変換機構を持ったＩＯデバイスを含む仮想計算機システムにおいて、ＩＯデバイスのハードウェア上の制限を回避し、柔軟なゲストメモリ割り当てを可能とする。
【解決手段】 ＩＯデバイス内のアドレス変換機構とチップセット内のアドレス変換機構を併用し、ゲスト物理アドレスからホスト物理アドレスへの変換を行う際には、仮想的なアドレスである仮アドレスを経由する。仮アドレスでゲストメモリ領域の分散を抑え、ＩＯデバイス内のアドレス変換テーブルエントリを節約することで、フラグメント化によるゲストメモリ割り当て失敗を抑える。また、仮アドレスからホスト物理アドレスへの変換にチップセット内のアドレス変換機構を用いることで、仮想計算機に割り当てるメモリサイズを細かく指定できるようになる。 （もっと読む）

【課題】不揮発性半導体メモリに記憶されているデータを、高速アクセス可能な記憶装置にアクセス発生前に記憶し、効率的なアクセスを実行する。
【解決手段】実施形態に係るメモリ管理装置３は、履歴管理部１６、アドレス変換テーブル１３、アドレス管理部１７、先読みデータ管理部１８を含む。履歴管理部１６は、メインメモリ４として使用される不揮発性半導体メモリ６１〜６ｋに記憶されているデータに対するアクセス履歴を管理する。アドレス変換テーブル１３は、データについての論理アドレスと物理アドレスの変換テーブルを含む。アドレス管理部１７は、アドレス変換テーブル１３の第１の論理アドレスに対するアクセスの後にアクセスされる第２の論理アドレスをアクセス履歴に基づき決定し、第２の論理アドレスに対応する第２の物理アドレスを第１の論理アドレスに対応付けてアドレス変換テーブル１３に登録する。先読みデータ管理部１８は、第２の物理アドレスに対応するデータをバッファ１１に格納する。 （もっと読む）

【課題】非選択データの冗長な書き込み操作を不要とでき、ページの配列を書き換えに効率の良い状態に最適化することが可能な記憶装置を提供する。
【解決手段】第１のメモリ部と、第１のメモリ部とアクセス速度の異なる第２のメモリ部を有し、装置内には特定のデータグループをページ単位として外部から入力されるページアドレスと第１または第２のメモリ部内のページデータの実所在位置との対照を示すアドレス変換テーブルが構築され、制御回路は、第１のメモリ部と第２のメモリ部間で、適時双方向に記憶データを移動させる機能を有し、ページ単位で第１のメモリ部から第２のメモリ部へデータを移動させてアドレス変換テーブルを更新し、第１のメモリ部上の元のページ領域を無効化し、ページ単位で第２のメモリ部から第１のメモリ部へデータを移動させてアドレス変換テーブルを更新し、第２のメモリ部上の元のページ領域を無効化する。 （もっと読む）

【課題】ＩＯ ＴＬＢ（I/O Translation Look aside Buffer）でキャッシュミスした場合にＤＭＡが待たされることを防止する。
【解決手段】ＩＯＶ（I/O Virtualization） ＨＢＡ（Host Bus Adapter）に対応したＤＭＡ（Direct Memory Access）セキュリティチェック回路が、ＨＢＡからのＤＭＡリード要求に対しディスクリプタフェッチを検知した場合に、当該ＤＭＡリード要求のリプライデータの中から抽出した論理アドレスと、当該リプライデータに含まれるリクエストＩＤとが同じゲスト空間のものであるかを判定し、同じゲスト空間のものである場合に当該リプライデータに含まれるアドレスが適切であると判断する。 （もっと読む）

【課題】ゲストＯＳに依らず、仮想化環境において物理メモリを有効的に活用することができる仮想ディスク制御システムを提供することを目的とする。
【解決手段】物理マシン上で動作する仮想マシンが所定のデータを仮想ディスクに格納する際に、データの物理的な格納先を物理マシンが搭載する物理メモリに指定する格納先指定手段１０１と、格納先指定手段１０１の指定に基づいて、データを物理メモリに格納するとともに、仮想ディスクにおける仮想の格納領域を示す格納領域情報と物理メモリにおける実際の格納場所を示す格納場所情報とを対応付ける対応付け手段２０１とを含む。 （もっと読む）

【課題】アドレス空間のコンテクストの切り替えに関連するオーバヘッドを低減する。
【解決手段】本方法は、システムのプロセッサが、第一のアドレス空間と第二のアドレス空間との間でコンテクストを切り替えるステップ、第二のアドレス空間がプロセッサのスクラッチパッドメモリに記憶されているアドレス空間のリストに存在するかを判定するステップ、第二のアドレス空間がアドレス空間のリストに存在しない場合に、第二のアドレス空間へのコンテクストの切り替えの後に、第二のアドレス空間の新たなエントリであって、第一のアドレス空間の現在のエントリとは異なる新たなエントリを割り当てるステップ、及び第二のアドレス空間がアドレス空間のリストに存在する場合に、第二のアドレス空間へのコンテクストの切り替えの後に、第一のアドレス空間の現在のエントリをプロセッサの変換バッファに保持するステップ、を含む。 （もっと読む）

【課題】処理装置は、タスクの実行に際して適宜メモリにアクセスする。このとき、情報処理装置全体としての動作安定性が損なわれないように、処理装置の処理のために確保されたメモリの領域に対して、他の処理装置のアクセスを許さないように制御する。
【解決手段】コマンド受信部は、外部のアクセス要求主体から、アクセス対象となるアドレスとアクセス要求主体を識別するためのＩＯＩＤと共に、データにアクセスするためのコマンドを受信する。ＩＯＩＤにより、アクセス判定部は、アクセス要求主体が目的のアクセス先にアクセスする権限があるかを判定する。アクセス判定部は、プロセッサの空間における論理アドレスの基本管理単位としてのページごとに、アクセス要求主体のアクセス可否を判定する。 （もっと読む）

【課題】不揮発性半導体メモリの寿命を延ばすとともに、シーケンシャルデータのアクセス効率及び管理効率を向上させる。
【解決手段】本発明の一態様に係るメモリ管理装置１２，１４は、プロセッサ２から不揮発性半導体メモリ３に書き込まれるデータが通常データの場合に、発生済みのアドレスの示す位置と通常データの書き込み位置が重ならないように第１の書き込みアドレスを発生させ、シーケンシャルデータの場合に、シーケンシャルデータをシーケンシャルに格納するための書き込み位置を示す第２の書き込みアドレスを発生させる手段１６と、発生した書き込みの新しさを表わす順序情報を発生させる手段１７と、第１の書き込みアドレスが発生された場合に、第１の書き込みアドレスに対して、発生された順序情報を対応付けて通常データを書き込み、第２の書き込みアドレスが発生された場合に、第２の書き込みアドレスに対して、シーケンシャルデータをシーケンシャルに書き込む手段１８とを具備する。 （もっと読む）

高速メモリ操作を提供するためのシステムおよび方法を開示する。この技術はメモリ空間の仮想化を使用してさらに大容量の物理アドレス空間に仮想アドレス空間をマッピングするが、メモリバンクの競合は発生しない。さらに大容量の物理アドレス空間は、メモリに書き込まれているデータの仮想メモリアドレスを、メモリバンクの競合を取り除く物理メモリの別の場所に移動させることによってメモリバンクの競合が発生しないように使用される。 （もっと読む）

【課題】ユーザー空間で確保されたメインメモリ領域であって、物理アドレス空間においては離散的にマッピングされるメインメモリ領域に高速に取り溢しなくデータを転送する。
【解決手段】ユーザー空間でデータの転送先となるメモリ領域を確保した時点でその領域に対応する物理アドレスをカーネル空間で取得し、ＤＭＡ転送制御装置３００が具備するディスクリプタ格納メモリ３０４に予め総ページ数、各ページの先頭物理アドレス、各ページの転送サイズ情報をデータの転送に必要な転送情報として記録してからＤＭＡ転送を開始する。ＤＭＡ転送制御装置３００はページ単位の転送が完了したタイミングで残りページ数をデクリメントするとともに、次ページの転送情報をディスクリプタ格納メモリ３０４から取得できるので、ＣＰＵがページ単位の転送完了を認識する必要はなく、高速なデータ転送が可能となる。 （もっと読む）

【課題】プロセッサエレメントごとにアクセス可能なメモリ領域を設定できるようにすること。
【解決手段】マルチプロセッサシステムは、共有バスを介して互いに接続された複数のプロセッサノードを備え、当該複数のプロセッサノードは、それぞれ、プロセッサエレメントと、当該プロセッサエレメントによる物理メモリに対するアクセスを制御するメモリ管理ユニットとを備えている。 （もっと読む）

【解決手段】
処理システムが提供される。処理システムは、第１のメモリに結合される第１の処理ユニットと、第２のメモリに結合される第２の処理ユニットと、を含む。第２のメモリは、コヒーレントメモリと、第２の処理ユニットにプライベートなプライベートメモリと、を備える。 （もっと読む）

【課題】データプロセッサにおいて、ＣＰＵからの転送条件の設定に従ったデータ転送制御に際し、信頼性の高い記憶保護を行う。
【解決手段】データプロセッサ（１０）において、データの転送制御を行う転送制御装置（１０５）は中央処理装置（１０１）の転送制御を行うメモリ管理部（１１５）で記憶保護に利用される識別情報を保持する。前記転送制御装置は前記中央処理装置の設定にしたがって転送用のアドレスを生成するとき、転送用のアドレスに対応した識別情報と転送条件等設定時の中央処理装置の識別情報との一致を条件に転送開始を開始する。 （もっと読む）

【課題】デコード処理全体の時間を短縮することができるようにする。
【解決手段】デコード(1)の要求コマンドが送信されたと判定されると、デバイスドライバにデコード(1)用データが通知される。デバイスドライバは、デコード(1)用SGLを作成するとともに、デコード(1)用のコモンバッファ構造体を作成し、作成したデコード(1)用のコモンバッファ構造体をキュー７１に積む。デコード(1)用データの転送完了通知を復号ハードウエアから受け取ると、デバイスドライバは、デコード(1)用のコモンバッファ構造体をキュー７１からプッシュする。本発明は、パーソナルコンピュータが、デコード用データを、PCIeスロットで接続される復号ハードウエアに供給してデコード処理させる情報処理システムに適用することができる。 （もっと読む）

【課題】プロセスを実行可能な状態にするときに、そのプロセスの仮想空間とその物理アドレスを対応させる場合において、予め定められた固定の分割単位によって対応させることを抑制するようにした情報処理装置を提供することを目的としている。
【解決手段】情報処理装置の記憶手段は、プロセスを一意に識別するプロセス識別子と、該プロセスにおいて利用可能なメモリ空間のアドレスである仮想アドレスと、該仮想アドレスに対応する物理アドレスと、該プロセスに割り当てる連続したメモリ容量を対応付けて記憶し、メモリ容量設定手段は、プロセスを実行可能な状態にするときに、該プロセスが必要とするメモリ容量、物理メモリ上で未使用の連続した領域のメモリ容量、コンピュータにおける中央処理装置によるメモリ容量に関する制限に基づいて決定したメモリ容量を前記記憶手段内の該プロセスに対応するメモリ容量として設定する。 （もっと読む）