【課題】低速階層及び高速階層を有するデータストレージシステムにおいて、階層間でデータを効率的に移行させる。
【解決手段】高速データストレージデバイス１０６のリザーブスペースを備えている。プロセッサ１０２は、メモリ１０４に記憶されたリザーブスペーステーブルを参照して、低速データストレージデバイス１０８に記憶されたデータへのアクセスが高頻度となることによりホットデータとなると、該データを高速データストレージデバイス１０６のリザーブスペースに移し、該ホットデータを高速データストレージデバイス１０６上に保持する。データ移行は、一方向性であることが多く、データは低速階層から高速階層へ移行し、通常動作中のオーバーヘッドを低減することができる。 （もっと読む）

【課題】シーケンシャルアクセスされる一つ以上のデータ構造のために用いられるメモリをページングするための方法、ならびにそれに対応するソフトウエアおよびシステムを提供する。
【解決手段】メモリページの再使用順序を表すデータ構造２００を提供するステップ、およびシーケンシャルアクセスされるデータ構造の一つと関係付けられる、メモリページへのアクセス履歴に基づいて、データ構造を維持するステップを含む。その順序におけるメモリページの位置は、メモリページからのシーケンシャルアクセスの移行に依存する。 （もっと読む）

【課題】ソースプログラム又はオブジェクトコードの修正やコンパイル環境を必要とすることなく、システムの動作中に動的にメモリ上の命令の配置を最適化する。
【解決手段】プログラムを格納するメモリと、メモリに格納されたプログラムを実行するプロセッサと、メモリに格納されたプログラムを一時的に格納するキャッシュと、を備えた計算機におけるメモリ管理方法であって、プロセッサが、所定のタイミング毎にプログラムカウンタが示す値を取得する手順と、取得されたプログラムカウンタが示す値の履歴を、メモリ上のプログラムカウンタ履歴領域に記録する手順と、記録されたプログラムカウンタが示す値の履歴に基づいて、プログラムの実行状況に関する統計情報を生成する手順と、生成された統計情報に基づいて、メモリ上におけるプログラムの命令の配置を最適化する手順と、最適化に基づいて配置されたプログラムの命令をキャッシュに格納する手順とを含む。 （もっと読む）

【課題】システムメモリへのデータの書き込みの際の遅延を減少させる方法およびシステムを提供する。
【解決手段】システムメモリの領域のユニークなセクションに各々関連する複数のキャッシュ線に対応する状態インジケータは、キャッシュ線が関連するセクションにそのキャッシュ線に格納されているデータを書き込む候補であることを示すダーティ指示を含む。ダーティ指示を含む状態インジケータの数を判定し、判定したダーティ指示の数が閾値を超える場合、キャッシュ線を選択し、そのキャッシュ線に格納されているデータをシステムメモリの領域の関連するセクションに書き込み、対応する状態インジケータにクリーン指示を格納する。クリーン指示によって、キャッシュ線がシステムメモリの領域の関連するセクションにそのキャッシュ線に格納されているデータを書き込む候補でないことが識別される。 （もっと読む）

【課題】コンパイル及びリンクによりプログラムを生成する際に、複数のメモリにおけるアクセス速度の違いを考慮した最適化を実現するプログラム生成装置、プログラム生成方法及びプログラムを提供する。
【解決手段】アクセス速度の異なる複数のメモリを有するコンピュータで動作されるプログラムを生成するプログラム生成装置であって、１回目のコンパイル及びリンクによりプログラムを生成し、そのプログラムをコンピュータ上で動作させた際のメモリに対するアクセスの監視結果と、複数のメモリのアクセス速度を示す情報とに基づいて、頻繁にアクセスされるデータを優先的にアクセス速度が速い方のメモリに配置するようにして、２回目のコンパイル及びリンクによりプログラムを生成することを特徴とする。 （もっと読む）

【課題】製造コストを抑え、かつ、業務の出力性能を低下させずに、データ複製時のデータ転送を行うことができるストレージ装置及びデータ転送方法を提供すること。
【解決手段】ストレージ装置は、業務処理に関するデータを記憶する第１の記憶部とデータの複製データを記憶する第２の記憶部とを有する。また、ストレージ装置は、複製用の第１のキャッシュと業務処理用の第２のキャッシュとを有するキャッシュ部と、データの複製時に転送データの転送時間を予測する予測手段と、予測手段で予測した予測転送時間に基づいて、第１のキャッシュと第２のキャシュとの容量を動的に変更する変更手段と、変更手段で容量を変更した複製用の第１のキャッシュを用いてデータの複製を行う複製手段と、を備える。 （もっと読む）

【課題】１つ以上のマルチプロセッサまたはマルチプロセッサコアにより実行されている２つ以上の命令スレッド間の同期通信を管理する。
【解決手段】他のスレッドがそれらのメモリ位置に格納している値を修正した場合に通知されるべき一組のメモリ位置を識別するための機構をスレッドに提供する。通知は、マイクロプロセッサ１０１内のユーザレベル割込み／例外機構によりなされるか、または、コンピュータシステム内のいくらかの他のロジックまたはソフトウェアによりなされてよい。スレッド間同期通信は、１つ以上の他のスレッドによりアクセスされるキャッシュラインに関連する特定のキャッシュコヒーレンシーイベントをスレッドが通知されるようにすることにより実現する。 （もっと読む）

【課題】主記憶装置の使用量を削減する。
【解決手段】メモリマネージャのメモリ管理部は、ステップＳ４１において、ROM上のページと値が合致するRAM上のページを検出した場合、ステップＳ４３において、値が合致するROM上のページを参照するように変換テーブルを更新し、ステップＳ４４において、検出したRAM上のページを破棄する。本技術は、例えば、組み込み機器に適用できる。 （もっと読む）

【課題】キャッシュメモリの利用効率を向上させる。
【解決手段】メインメモリ装置へのメモリアクセスが実施されて命令が実行されるシミュレーションを実施し、シミュレーションにおいてメモリアクセスの対象がメモリブロック内の一部のデータに偏っているメモリブロックを非効率ブロックとして抽出する（非効率ブロックの抽出処理２）とともに、非効率ブロックへのメモリアクセスを発生させた命令を非効率命令として抽出する（非効率命令の抽出処理３）。これにより、キャッシュメモリの同一ブロックにアクセス頻度の高いデータと低いデータが混在することを防止し、キャッシュメモリの利用効率を向上させることができる。 （もっと読む）

【課題】 動作が速い低消費電力なキャッシュシステムを提供する。
【解決手段】 本発明の実施形態によるキャッシュシステムは、揮発性キャッシュメモリーと、不揮発性キャッシュメモリーと、前記揮発性キャッシュメモリーに記憶される各データに対応付けて、その揮発性キャッシュメモリーに記憶されるデータよりも未使用時間の長い（もしくは短い）データが前記不揮発性キャッシュメモリーに記憶されている数に応じたデータを記憶する順序保存部と、前記揮発性キャッシュメモリーに記憶された第１のデータを他のアドレスを有する第２のデータで上書きするときに、前記第１のデータと対応付けて前記順序保存部に記憶されたデータに基づいて、前記第１のデータの未使用時間が前記不揮発性キャッシュメモリーに記憶されているいずれかのデータの未使用時間よりも短いと判断できる場合、前記第１のデータを前記不揮発性キャッシュメモリーに記憶させる制御部を有する。 （もっと読む）

【課題】キャッシュメモリが無効な状態でキャッシュライン中の複数の要素データをアクセスするロード命令に関し、実行性能を向上させる。
【解決手段】
情報処理装置４００は、プロセッサ４１０、主記憶４２０、ネットワーク４３０を備え、主記憶４２０に記憶された要素データのうち、命令で指定された複数の要素データを１命令でアクセスできるメモリアクセス命令を命令セットに含む。プロセッサ４１０は、メモリアクセス命令に従って主記憶４２０にアクセスする場合に、メモリアクセス命令ごとに指定されたキャッシュラインの有効／無効と、当該キャッシュライン中における要素データの有効な数又は位置の少なくとも１つと、に基づいてアクセス対象バンクへの最適なアクセス単位を判定し、当該判定したアクセス単位でメモリアクセスリクエストを生成し、発行するメモリアクセスリクエスト生成発行手段４４０を備える。 （もっと読む）

【課題】不揮発性半導体メモリに記憶されているデータを、高速アクセス可能な記憶装置にアクセス発生前に記憶し、効率的なアクセスを実行する。
【解決手段】実施形態に係るメモリ管理装置３は、履歴管理部１６、アドレス変換テーブル１３、アドレス管理部１７、先読みデータ管理部１８を含む。履歴管理部１６は、メインメモリ４として使用される不揮発性半導体メモリ６１〜６ｋに記憶されているデータに対するアクセス履歴を管理する。アドレス変換テーブル１３は、データについての論理アドレスと物理アドレスの変換テーブルを含む。アドレス管理部１７は、アドレス変換テーブル１３の第１の論理アドレスに対するアクセスの後にアクセスされる第２の論理アドレスをアクセス履歴に基づき決定し、第２の論理アドレスに対応する第２の物理アドレスを第１の論理アドレスに対応付けてアドレス変換テーブル１３に登録する。先読みデータ管理部１８は、第２の物理アドレスに対応するデータをバッファ１１に格納する。 （もっと読む）

【課題】処理負荷の増加と主記憶装置の利用効率の低下を解決すること。
【解決手段】ワーキングセット見直し時に、ページがページアウトの対象であるか否かを調べるページングチェック手段１０２と、ページアウトの対象であると判断されたページを主記憶装置１１０から補助記憶装置１２０にページアウトするページアウト処理手段１０３と、複数のページをブロック化し、一部のページをページングチェック対象として設定するブロック化処理手段１０１と、を備え、上記ページングチェック手段１０２は、ブロック内のページングチェック対象として設定されたページがページアウトの対象であるか否かを調べ、当該ページがページアウトの対象ではないと判断した場合に、当該ページを次のページングチェック対象から外し、当該ページと同一ブロック内の他のページを次のワーキングセット見直し時におけるページングチェック対象として設定する。 （もっと読む）

【課題】処理性能を向上させることができるキャッシュメモリ制御システム、その制御方法及び制御プログラムを提供すること。
【解決手段】キャッシュメモリ制御システム１は、複数のプロセッサ１１から出力される所定情報を、キャッシュメモリ１２の各レベルに夫々記憶させる制御を行う。また、所定情報は、出力先のプロセッサ１１を示すソース情報を含んでいる。さらに、キャッシュメモリ制御システム１は、ソース情報毎に、キャッシュメモリ１２の各レベルに記憶されているソース情報の数をカウントしカウント値として算出するカウント手段と、算出されたソース情報毎のカウント値に基づいて、キャッシュメモリ１２の各レベルのうち、スワップ処理の対象となるレベルの優先順位を決定する優先順位決定手段と、決定された優先順位に基づいて、キャッシュメモリ１２の各レベルうち、スワップ処理を行うレベルを決定するレベル決定手段と、を備えている。 （もっと読む）

【課題】上位装置との入出力性能への影響を最小限に抑制しつつ稼働状態のままキャッシュメモリの構成を変更することを可能とすること。
【解決手段】データ転送制御部が、ライトアフター方式を用いてキャッシュメモリを経由してデータを転送しながら、キャッシュメモリの対象領域に対する入出力が一定未満となったことを契機に、ライトアフター方式からライトスルー方式に切り換えてキャッシュメモリを経由してデータを転送する。その後、プロセッサは、キャッシュメモリの対象領域に対する入出力がなくなったことを契機に、キャッシュメモリの対象領域に関する構成を変更する。 （もっと読む）

データ記憶装置及び方法が開示される。本開示の例示的なデータ記憶装置は、キャッシュ層及び該キャッシュ層と通信可能なプロセッサを含む。該プロセッサはデータ記憶アクセスタイプに基づいてキャッシュ層イネーブルラインを介して前記キャッシュ層を動的にイネーブル又はディセーブルにする。 （もっと読む）

【課題】不揮発性メモリの寿命をより長くすることが可能な制御装置を提供する。
【解決手段】不揮発性メモリに格納されるデータの記憶領域を示す実アドレスおよび実アドレスとは異なる仮のアドレスである論理アドレスを含むレコードをデータ毎に管理するためのテーブルを記憶するキャッシュメモリと、書き込み対象のデータおよびデータの論理アドレスを含む書き込み要求が入力されると、入力されたデータに一致するデータが不揮発性メモリに格納されているか否かを判定し、入力されたデータに一致するデータが不揮発性メモリに格納されていると、入力された論理アドレスをこのデータのレコードに追加する制御部と、を有する。 （もっと読む）

【課題】仮想記憶管理にて主記憶を管理する場合に、スラッシングの発生を防止することができるようにする。
【解決手段】ミッシング数超過検出部２１でミッシングが頻発するジョブを検出し、ミッシングが頻発するジョブをフリーズジョブクラスとして登録し、フリーズジョブクラスに属するジョブを、フリーズジョブクラス実行部２５でフリーズクラス定義の情報に従って、実行多重度を制限して実行させる。空きメモリ検出部２０により、空きメモリ容量がフリーズジョブクラスに属しているジョブで実行待ちとなっているジョブのメモリ要求量より大きいかどうかを判定し、空きメモリ容量がフリーズジョブクラスに属しているジョブで実行待ちとなっているジョブのメモリ要求量より大きいと判定された場合に、このジョブをフリーズジョブクラスから元のジョブクラスに戻して実行させる。 （もっと読む）

【課題】原始プログラムを解析し、キャッシュメモリをソフトウェアから動的に制御する目的プログラムを生成する。
【解決手段】コンパイラは、原始プログラムをコンパイルして目的プログラムを生成する。コンパイラは、メモリアクセス解析処理手段と、目的プログラム生成処理手段とを具備する。メモリアクセス解析処理手段は、原始プログラムの解析結果から、原始プログラムの変数及び配列のメモリアクセス状況を調査する。目的プログラム生成処理手段は、メモリアクセス状況の調査結果から、キャッシュメモリのソフトウェア制御機能を用いて動的にキャッシュメモリを制御し利用する目的プログラムを作成する。 （もっと読む）

【課題】アプリケーションに応じて自動的にウェイ数を適切に増減し、キャッシュの利用効率やヒット率を改善する。
【解決手段】データに処理を施す処理部とデータが記憶されているメモリとの間に設けられ、メモリのデータがコピーされる複数のデータアレイと複数のデータアレイにおけるウェイの古さ順を示す情報を保持する情報アレイとを有するキャッシュ部を備え、複数のデータアレイの各々はウェイ数が１以上であって、そのうち少なくとも１つはエントリ数が異なり、分割されたメモリの記憶領域に対し、複数のデータアレイにてそれぞれ１つのエントリが割り当てられるようにして、実行するアプリケーションに応じてエントリ単位で動的にウェイ数を増減し最適なウェイ数に自動で変更することができるようにする。 （もっと読む）