【課題】ＶＬＩＷプロセッサにおいて、小さな回路規模で複雑な条件判定処理を効率良く実行する。
【解決手段】第１の演算器１３０は、第１の制御信号ｃｔｒ１に応じて、第１の比較演算器１２２の出力、該出力とレジスタ５０が既に保持している値の論理積、論理和のうちの１つを第１の演算結果ＣＲ１として出力する。第２の演算器１４０は、第２の制御信号ｃｔｒ２に応じて、第２の比較演算器１２４の出力と、該出力とレジスタ５０が既に保持している値の論理積、論理和の３つのうちの１つを第２の演算結果ＣＲ２として出力する。第３の演算器１５０は、第３の制御信号ｃｔｒ３に応じて、第１の演算結果ＣＲ１、第１の演算結果ＣＲ１と第２の演算結果ＣＲ２の論理積、論理和のうちの１つを実行結果としてレジスタ５０に出力する。レジスタ５０は、第３の演算器１５０からの実行結果を新たに保持し、出力する。 （もっと読む）

命令を実行するための複数のステージをもつ命令実行パイプラインを含む装置が開示される。該装置は、また、該命令実行パイプラインに連結された制御ロジック回路を含む。該制御ロジック回路は、該命令の実行の間に該命令実行パイプラインの少なくとも1つのステージをスキップする。該制御ロジック回路は、また、該デコードされた命令の実行の間に少なくとも１つのスキップされないステージを実行する。 （もっと読む）

【課題】 プロセッサモジュールの挙動をトレース可能であり、且つアプリケーション処理回路の挙動をも選択的にトレースできるマイクロプロセッサを提供する。
【解決手段】 命令を実行して命令の種類及び命令の命令長の情報を生成するプロセッサモジュール３と、プロセッサモジュール３と協調して動作し、特定のアプリケーションを処理するアプリケーション処理回路５と、命令長の情報から命令の実行アドレスを算出するアドレス算出回路４３と、算出された実行アドレスが指定アドレス区間内である場合にアプリケーション処理回路５からデータを取得するデータ取得回路４４と、取得されたデータを実行状況の情報と共に格納するトレースメモリ４６とを備える。 （もっと読む）

シミュレーションプロセッサは、複数のプロセッサユニット、およびプロセッサユニットを互いに通信可能に結合する相互接続システムを備える。各々のプロセッサユニットは、少なくとも１つの論理動作をシミュレートするように構成されるプロセッサ要素と、論理シミュレーション時に生成される中間値を記憶するためのシフトレジスタとを備える。各々のプロセッサユニットは、シフトレジスタのエントリの１つを、相互接続システムに結合される出力として選択するための１つまたは複数のマルチプレクサをさらに備える。各々のプロセッサユニットは、シフトレジスタをバイパスして、プロセッサ要素の出力を相互接続システムに直接供給するための経路を提供するために、プロセッサ要素の出力と相互接続システムとの間に結合される１つまたは複数のバイパスマルチプレクサを備えても良い。
（もっと読む）

オペレーションを実行するように構成された１つ又はそれ以上のファンクショナルユニット（１２６）、実行のためにファンクショナルユニット（１２６）へオペレーションを発行するように構成されたスケジューラ（１１８）、及び少なくとも１つの検出ユニットを含むマイクロプロセッサ（１００）である。スケジューラ（１１８）は各オペレーションに対して状態情報（６０６）を維持するように構成可能である。そのような状態情報は特に、関連のオペレーションが実行を完了しているかどうかを示す。リプレイ検出ユニットは、スケジューラ内のオペレーションのうちの１つをリプレイする必要があることを検出するように構成可能である。オペレーションはリプレイを必要とすると検出されたとき、ファンクショナルユニット（１２６）のうちの１つによってそのオペレーションのインスタンスが現在実行中であると、リプレイ検出ユニットは、実行中のオペレーションのインスタンスの実行に応答して、そのオペレーションに対する状態情報（６０６）への更新を禁止するように構成される。コンピュータシステム（９００）のさまざまな実施形態はこのようなマイクロプロセッサ（９００）を含む。
（もっと読む）

本発明は、異なる複数のサイクルからの動作を１つの命令で特定し、その結果、離れたクラスタに対する制御接続をパイプライン化するという考えに基づいている。したがって、データ処理システムが提供される。上記システムは、それぞれが少なくとも１つのレジスタファイルと少なくとも１つの機能ユニットとを備える複数のクラスタを有するクラスタ化されたＩＬＰプロセッサと、上記プロセッサのクラスタに対して制御信号を発する命令ユニットとを備えている。命令ユニットは、対応する制御接続を介して上記各クラスタに対して接続されている。また、上記制御接続には、上記命令ユニットと上記クラスタとの間の距離にしたがって、１または複数の更なるパイプラインレジスタを配置することができる。
（もっと読む）

【課題】シーケンス制御を有する改良した超長命令語プロセッサの提供。
【解決手段】各サイクル期間中に、本プロセッサは命令のフィールド内の値に基づいて機能ユニットに対し制御信号を発生する。各命令はその制御信号がその命令に基づいて発生されるべきサイクル数を特定する繰り返しカウントを包含している。命令セットは、単一命令の繰り返し実行、複数の命令からなるブロックの繰り返し実行、又はプログラム内の分岐を可能とする流れ制御命令を包含している。プロセッサはコンピュータのハードドライブ用のディスク制御器に関連して使用することが可能である。柔軟性のあるシーケンス動作は、ハードドライブ制御器を異なるタイプの媒体に関連して使用すべく容易に再プログラムすることを可能とし、又はディスク制御器がディスクからのデータを回復する能力を増加させるためにディスク読取エラーが検知される場合に動的に再プログラムすることを可能とする。 （もっと読む）

【課題】ハードウェアスレッドの数は、ダイエリア及びパフォーマンスによって制限される。
【解決手段】
本発明にかかるマルチスレッドプロセッサシステムは、Ｎ個（Ｎは１以上の整数）のハードウェアスレッドを有するレジスタファイルと、Ｍ個（Ｍは１以上の整数）のハードウェアスレッドを有するオフラインストレージ構造と、Ｎ個のハードウェアスレッドのうち少なくとも１つに関連するレジスタ値をＭ個のハードウェアスレッドのうち少なくとも１つのレジスタに転送し、Ｍ個のハードウェアスレッドのうち少なくとも１つのレジスタ値をＮ個のハードウェアスレッドのうち少なくとも１つのレジスタに転送するスレッド制御機構と、を備える。 （もっと読む）

マルチスレッド・プロセッサによるスレッド・ベースのレジスタ・ファイル・アクセスのために技法が開示されている。マルチスレッド・プロセッサは、特定のプロセッサ・スレッドに関連付けられたスレッド識別子を決定し、対応するプロセッサ・スレッドによってアクセスされる関連のレジスタ・ファイルの特定部分を選択するためにスレッド識別子の少なくとも一部分を使用する。例示的な実施形態では、レジスタ・ファイルが偶数部分と奇数部分に分割され、スレッド識別子の最下位ビットまたは他の部分が、所与のプロセッサ・スレッドで使用されるその偶数または奇数部分を選択するために使用される。スレッド・ベースのレジスタ・ファイル選択は、トークン・トリガ・スレッディングおよび命令パイプライン化と共に使用することができる。有利には、本発明は、並行性の所望レベルを維持しつつ、レジスタ・ファイル・ポートの必要数を削減し、したがってプロセッサの電力消費を低減する。
（もっと読む）

要約すると、命令トレースの２以上の候補命令を検索し、該２以上の候補命令のトレース依存性の深さ及び共通のオペレーションコードに従って、２以上の候補命令をＳＩＭＤ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ Ｍｕｌｔｉｐｌｅ Ｄａｔａ）にマージする最適化ユニット。

（もっと読む）

本発明は多数の制御モジュール（Ｃ１〜Ｃ６）を有する装置に関する。この制御モジュールには多数の処理モジュールが制御のために配属されており、独立した制御モジュールは上位の制御装置（ＤＳＰ）によって制御され、そして共通の同期ユニット（ＳＹＮＣ）によって同期される。この同期ユニットは、例えばハンドシェークやセマフォに基づいて構成される。このような装置は、外部の命令メモリと高度集積システムの間の伝送帯域幅を低減し、今不要な処理モジュールを一時的に遮断することによって総消費電力を低減させることによって可能になる。さらに、このような構造は、個々の制御モジュールに対する制御プログラムを独立して開発する際に有利である。 （もっと読む）