【課題】集積回路内では、それぞれの回路の事情により最適なゲート長とゲート酸化膜厚としきい値電圧があることになる。これらの回路を同一基板上に集積する半導体集積回路では、それぞれの回路の最適な値にするために製造工程が複雑化し、結果として歩留まりの低下、製造日数の増加に伴い製造コストの上昇をもたらす。
【解決手段】論理回路には高低２種類のしきい値のトランジスタを用い、メモリセルには高しきい値電圧と同じしきい値電圧のトランジスタにより構成し、入出力回路は上記の高しきい値電圧と同じチャネルの不純物濃度でゲート酸化膜厚を厚くしたトランジスタを用いて構成する。 （もっと読む）

【課題】メモリセルにおけるデータ保持の安定性をより向上させる。
【解決手段】半導体記憶装置は、複数のメモリセルＭＣを有するメモリセルアレイ１１と、複数のメモリセルＭＣに共通して設けられた第１及び第２のワード線ＲＷＬ，ＷＷＬと、複数のメモリセルに対応して設けられた複数の電源線ＶＳＳＲと、複数のメモリセルＭＣに対応して設けられた複数対の第１及び第２のビット線と、データ書き込み時、第１のワード線ＲＷＬと第２のワード線ＷＷＬとを順に活性化するロウデコーダ１２と、データ書き込み時、選択されたメモリセルの電源線ＶＳＳＲをフローティング状態に設定し、非選択のメモリセルの電源線ＶＳＳＲを接地電圧に設定する制御回路１４とを含む。 （もっと読む）