【課題】物理アドレス空間上での配置を意識することなくデータの保持特性を強化する。
【解決手段】エラー訂正コード管理部は、データおよびその第１ＥＣＣを単位データとして複数の単位データを記憶部に記憶し、複数の単位データにおける所定の複数の単位データに対応してその第２ＥＣＣを記憶部に記憶する場合において、所定の複数の単位データと当該所定の複数の単位データに対応する第２ＥＣＣとの対応関係をエントリ毎に管理する。アドレス管理部は、論理アドレスとエラー訂正コード管理部におけるエントリとの対応関係を管理する。エラー訂正部は、リード対象の論理アドレスに対応するエラー訂正コード管理部におけるエントリをアドレス管理部から取得して当該エントリにおいて管理される所定の複数の単位データおよび第２ＥＣＣに基づいてエラー訂正を行う。 （もっと読む）

【課題】電子処理装置への電源電圧を最も効率の良い電力点で動作し、処理装置の出力の正確性を犠牲にすることなく、発生するエラーを修正することが可能な電圧制御方法を提供する。
【解決手段】プロセッサ又はメモリ要素を有する電子処理装置２への電源電圧を制御し電子処理装置の出力を受信する装置であって、当該装置は、電子処理装置の出力におけるエラーを検出するエラー検出手段５と、電子処理装置の出力において検出されたエラーの分析に基づいて、電子処理装置への電源電圧を適応的に変化させる手段６とを備える。装置は更に、電子処理装置の出力における検出されたエラーを修正する手段７を備える。 （もっと読む）

【課題】ストレージデバイスにおいて、記憶媒体の記憶容量の低下を抑制しつつ、誤り訂正能力を向上させる。
【解決手段】実施形態に係るストレージデバイス２は、第１の符号器１０と、記憶媒体８と、第２の符号器１２と、無線通信部９とを含む。第１の符号器１０は、書き込みデータの少なくとも一部に対応する第１の情報部と、第１の情報部の訂正に用いられる第１の冗長部とを含む第１の符号語を生成する。記憶媒体８は、第１の符号語を記憶する。第２の符号器１２は、第１の符号語又は第１の情報部に対応する第２の情報部の訂正に用いられる第２の冗長部を生成する。無線通信部９は、第２の冗長部を、外部の記憶装置３へ無線通信する。 （もっと読む）

【課題】セクタデータを連続してアクセスする外部記憶装置において、単一のエラー訂正手段によりエラー検出・訂正を行いながらメモリアクセスを高速化する。
【解決手段】ホスト２がライトするセクタデータは一時ライトバッファ７に格納される。マイクロプロセッサ８は、ライトバッファに格納されたセクタデータが奇数番目のセクタデータの場合には第１のメモリ４に、偶数番目のセクタデータの場合には第２のメモリ５に格納する。ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。これにより、Ｎ＋１番目のセクタデータに対するエラー検出およびエラー訂正に要する時間を見かけ上短縮する。 （もっと読む）

【課題】メモリ装置の書き込み欠陥からデータを保護するための方法及びシステムを提供する。
【解決手段】この方法は、データアイテムのセットにわたる冗長情報を計算し、データアイテムを、メモリに記憶するために送信することを含む。冗長情報は、データアイテムがメモリに首尾良く書き込まれるまでの間のみ保持され、次いで、破棄される。データアイテムは、それをメモリに書き込むのに欠陥が生じたとき、冗長情報を使用して回復される。 （もっと読む）

【課題】メモリ内の一群のデータ列に対するエラー訂正コードの付与規則を柔軟に設定する。
【解決手段】記憶制御装置は、エラー訂正コード付与規則保持部とエラー訂正部とを備える。エラー訂正コード付与規則保持部は、メモリ内の一群のデータ列に対するエラー訂正コードの付与規則を一群のデータ列のアドレスごとに対応付けて保持する。エラー訂正部は、メモリに対してアクセスが発生した場合にそのアクセスアドレスに対応付けられた付与規則に従ってメモリ内の一群のデータ列についてエラー訂正を行う。 （もっと読む）

【課題】動作速度及び電力消耗を減らすことができるメモリシステム及びそれの動作方法が提供される。
【解決手段】本発明の実施形態によるメモリシステムは不揮発性メモリ装置と、前記不揮発性メモリ装置を制御するように構成されたメモリ制御器と、を含み、前記メモリ制御器は前記不揮発性メモリ装置から読み出されたデータのエラーの位置情報を含むエラーフラッグ情報を前記不揮発性メモリ装置へ提供する。 （もっと読む）

【課題】不揮発性メモリ（「ＮＶＭ」）の正常性情報を取得して使用するためのシステム及び方法を提供する。
【解決手段】正常性情報は、ＮＶＭの一部で検出されたエラー数、又は不揮発性メモリの一部から読み取りを行うために又はこのメモリの一部をプログラムするために必要な時間量などの、ＮＶＭ装置の一部の性能及び信頼性に関連する様々な情報を含むことができる。動作中、ホスト装置上にアドレス固有の正常性情報を受動的に記憶し、コマンドの一部としてメモリコントローラに提供することができる。メモリコントローラは、このコマンドから正常性情報を抽出し、この情報を使用してアクセス要求を実行することができる。アクセス要求の完了後、メモリコントローラは正常性情報を更新し、この情報をホスト装置へ返送することができる。 （もっと読む）

【課題】復号効率がよい半導体メモリ装置１を提供する
【解決手段】半導体メモリ装置１は、半導体メモリ部３と、ＬＤＰＣ符号化データをサムプロダクトアルゴリズムを用い復号する復号部１８と、を具備し、復号部１８が、検査行列の行毎に、行処理演算と列処理演算とからなるイタレーション処理を繰り返し実行することで事後尤度比を更新するときに、列処理演算において事後尤度比の絶対値が閾値以上の場合、列要素尤度比には事後尤度比をそのまま使用し、事後尤度更新処理において、列要素尤度比の絶対値が前記閾値以上の場合、事後尤度比には列要素尤度比をそのまま使用する。 （もっと読む）

【課題】不揮発性メモリの記憶容量を圧迫することなく、アクセスサイズに適したエラー訂正コードを用いてエラー検出訂正処理を行う。
【解決手段】第１のエラー検出部は、メモリから読み出された第１のデータ単位および当該第１のデータ単位に対応する第１のエラー検出符号に従ってエラー検出を行う。第２のエラー検出部は、第１のデータ単位よりも小さい第２のデータ単位に対応する第２のエラー検出符号がメモリとは異なるエラー検出符号保持部に保持されている場合に、メモリから読み出された第２のデータ単位およびエラー検出符号保持部に保持されている第２のエラー検出符号に従ってエラー検出を行う。 （もっと読む）

【課題】読み出し動作の高速化及び信頼性の向上に有利なメモリコントローラ、記憶装置を提供する。
【解決手段】実施形態によれば、メモリコントローラ２は、外部インタフェイス１と、第１のＥＣＣ生成部３ａと、メモリ７ａ〜７ｅに対する書き込み及び読み出しを制御するアクセス部４と、読み出しデータのエラーを訂正する第１のＥＣＣ訂正部３ｂと、これらを制御する制御部６とを具備する。前記制御部６は、メモリからデータを読み出す際に、第１の読み出し単位でデータを読み出し、前記第１の読み出し単位で読み出したデータにエラーが発生した場合に、前記第１の読み出し単位よりも読み出しサイズが小さい第２の読み出し単位に切り替えてデータを読み出し、前記第２の読み出し単位で読み出したデータに対して、前記第１のＥＣＣ訂正部により前記第１のＥＣＣ符号を利用してエラー訂正を行うように制御を行う。 （もっと読む）

【課題】パリティデータデータの増大を抑えることができるメモリコントローラを得ること。
【解決手段】各しきい値分布に対して、３ビットのデータが割り当てられ、第１のビットが第１ページのデータを表現し、第２のビットが第２ページのデータを表現し、第３のビットが第３ページのデータを表現する３ビット／セルのメモリセルを有する不揮発性半導体メモリを制御するメモリコントローラであって、不揮発性半導体メモリの第１のメモリ領域に、第１〜第３の３ページ分のデータを書き込む場合に、第１のメモリ領域の各メモリセルに書き込まれるデータの第１のビット及び第２のビットから、隣接するしきい値分布への移動によりエラーとなるビットを抽出して仮想ページを生成する制御部と、仮想ページに対する第１の誤り訂正符号を生成する符号化部と、３ページ分のデータと第１の誤り訂正符号とを不揮発性半導体メモリへ書き込むインターフェイス部とを備える。 （もっと読む）

【課題】メモリ使用量を抑えることができる高信頼なメモリを備えた電子制御装置を提供する。
【解決手段】本発明に係る電子制御装置は、データ誤りを検出した第１記憶領域とは異なる第２記憶領域に、誤り訂正後のデータを保存し、第２記憶領域上のデータを制御処理のために用いるとともに、第１記憶領域上のデータも制御処理のために継続して用いる。 （もっと読む）

【課題】 信頼性を確保しつつ、冗長性の確保のためのコストを低減する。
【解決手段】 複数のメモリーに対してそれぞれ同一のフィスカル情報を順次書き込み、フィスカル情報の記録量が所定値に達した場合、複数のメモリーのうちの一つに記録された情報を消去し、情報を消去した前記メモリーのうちの一つに対してフィスカル情報の書き込みを続行する。 （もっと読む）

【課題】、復号効率のよいメモリカード３を提供する。
【解決手段】メモリカード３は、複数のメモリセル１３Ｄと、ＨＢ読み出し電圧とＳＢ読み出し電圧とを、メモリセル１３Ｄに印加する制御を行うＣＰＵコア１１と、閾値電圧をもとにＬＬＲテーブルから取得したＬＬＲに基づき軟判定復号を行うＥＣＣ部１と、を具備し、第１のＬＬＲテーブル２０Ａから取得したＬＬＲに基づいた復号が失敗した場合に、最高電圧の第１のＨＢ読み出し電圧Ｈ０７を中心とする閾値電圧分布を測定し、閾値電圧分布の最小頻度電圧ＶＭと第１のＨＢ読み出し電圧Ｈ０７との差である第１のシフト値ΔＶ１が「負」の場合には、第２のＬＬＲテーブル２０Ｂから取得したＬＬＲに基づき復号を行い、第１のシフト値ΔＶ１が「正」の場合には、第３のＬＬＲテーブル２０Ｃから取得したＬＬＲに基づき復号を行う。 （もっと読む）

【課題】 メモリデバイス群間でのチェックビットメモリデバイスの共有を提供する。
【解決手段】 エラー検出および訂正（ＥＤＣ）範囲をサポートするメモリシステム。メモリシステムは、データを格納する少なくとも２つのメモリデバイス群と、両方のメモリデバイス群のためにエラーチェック情報（例えば、エラー訂正コード）を格納する別のメモリデバイスとを備えたメモリモジュールを含む。また、メモリモジュールは、データが第１のメモリデバイス群によって転送されるかまたは第２のメモリデバイス群によって転送されるかに基づいて、エラーチェック情報にアクセスするためのアドレスを決定するメモリバッファも含む。あるいは、メモリコントローラは、メモリバッファの必要性を低減または排除するために、エラーチェック情報にアクセスするためのアドレスを決定することができる。 （もっと読む）

【課題】コンピュータプログラムを予め記憶したＲＯＭを必要とせず、かつコンピュータプログラムの破損を容易に解消させる、ことを目的とする。
【解決手段】情報処理装置１０は、遠隔操作によって動作する遠隔装置に搭載され、コンピュータプログラムを実行するＣＰＵ２０、及び該コンピュータプログラムを記憶する書き込み可能なＲＡＭを備え、地上局５０が備える送受信装置５２から送信されるコンピュータプログラムを受信し、受信したコンピュータプログラムをＲＡＭへ転送し、ＲＡＭにコンピュータプログラムが記憶されている状態でＣＰＵ２０を起動させる。 （もっと読む）

【課題】データページの読み込み時間の短縮を可能にするメモリシステムを提供する。
【解決手段】記憶装置は、所定の数のビットからなるデータページ１０２を複数有する不揮発性メモリ１００と、ビットの状態出力を要求するコントローラ１１０とを有し、不揮発性メモリ１００は、ビットの状態出力の要求を受けた際に、ビットの論理値を検査する論理回路１０３を有し、ビットが全て書き込み可または書き込み不可を示す論理値をコントローラに出力する。 （もっと読む）

【課題】 データを確実且つ高速に書き込むことが可能なメモリシステムとその制御方法を提供する。
【解決手段】 メモリシステムは、第１、第２のディストリクト３１ａ、３１ｂと、制御部２１を含んでいる。第１、第２のディストリクト３１ａ、３１ｂは、それぞれメモリセルアレイ３２を有する。制御部２１は、第１、第２のディストリクト３１ａ、３１ｂへ同時に第１のデータを書き込むための書き込みコマンド及びアドレスを受け、第１、第２のディストリクト３１ａ、３１ｂに同時に第１のデータを書き込む。 （もっと読む）

【課題】メモリを低電圧で制御して省電力制御を図ることおよびエラーの発生を防止することを改善できるメモリ電圧制御装置およびメモリ電圧制御方法を提供する。
【解決手段】メモリ電圧制御装置１０およびメモリ電圧制御方法は、デバイス１３，１４と、デバイス１３，１４の異常を検出する電気機器１１と、を備え、電気機器１１は、デバイス１３，１４の異常を検出した時に、デバイス１３，１４に対して動的または静的に駆動電圧を昇圧する制御を行う。 （もっと読む）