【課題】ＲＯＭを有さない第１半導体チップに、第２半導体チップのＲＯＭから第１半導体チップ用のプログラムを転送した後、長期間、プログラムのベリファイを行なう機会が無いので、プログラムの信頼性が低下する。
【解決手段】電池の装着時などの携帯電話の使用を開始するときに、第２半導体チップのＲＯＭから第１半導体チップのＲＡＭにプログラムの転送を行ない、その後、通常使用時に所定のユーザ操作を検出した場合に、第１半導体チップのＲＡＭに記憶されたプログラムのベリファイを実行する。 （もっと読む）

【課題】ＢＩＯＳの書き換え作業中に、不意に停電等のトラブルが発生した場合であっても、コンピュータの起動が不能にならないデータ格納装置及びデータアクセス方法を提供すること。
【解決手段】予め制御用のプログラムデータが格納されており、１回に限り、データの書き込みが可能なＯＴＰメモリ１０と、複数回のデータの書き込みが可能であり、強誘電体材料によりメモリセルが構成されるＦｅＲＡＭ１１と、外部から供給されたプログラムデータの更新データと、ＯＴＰメモリ１０に予め格納されているプログラムデータとを比較して差分データを生成し、生成した差分データをＦｅＲＡＭ１１に格納する差分データ生成部１２と、ＯＴＰメモリ１０に予め格納されているプログラムデータと、ＦｅＲＡＭ１１に格納されている差分データとを結合するデータ結合部１３と、データ格納装置１の全体を制御する制御部１４とを備える。 （もっと読む）

【課題】実装段階での画像ＲＯＭの検査時間を短縮することが可能なＲＯＭ検査システム等を提供すること。
【解決手段】表示装置３００が、ＣＰＵ３０１と、ＣＧＲＯＭ３０６と、ＣＰＵ３０１がアクセス可能なアクセス可能領域３０８を有し、ＣＧＲＯＭ３０６にアクセス可能なＶＤＰ３０４とを含んで構成され、ＣＰＵ３０１は、ＣＧＲＯＭ３０６の各アドレス信号線に対応する各アドレスのデータ読み出し制御情報をＶＤＰ３０４に出力するとともに、アクセス可能領域３０８にＶＤＰ３０４によって書き込まれた各アドレスのデータに基づいて検査を行うように構成される。 （もっと読む）

【課題】半導体ディスク装置内の異常発生による半導体ディスク装置やシステムの停止時間を最小限にすることができる半導体ディスク装置の異常監視・記録方法、プログラム、半導体ディスク装置、および記憶システムを提供する。
【解決手段】この半導体ディスク装置１Ａは、電源ユニット１８や冷却ファンユニット１９の駆動状況を内部モニタ１４Ａで監視し、その監視結果を常時不揮発性のＥＥＰＲＯＭ２０に記録する。それらの箇所に異常が発生したことによりシステムが停止した場合には、記録された監視結果に基づいて故障原因を把握できるため、修理のために要する半導体ディスク装置１Ａやシステムの停止時間を短縮することができる。 （もっと読む）

【課題】
記憶媒体の使用領域のみを診断することで記憶媒体の診断に要する診断時間を短縮し、効率的な診断処理を行えるようにした記憶装置の診断装置および診断方法を提供する。
【解決手段】
まず、プログラムＡヘッダ２１０の情報が読み込まれて制御プログラムの個数２１４からＲＯＭ上には３つのプログラムが存在すると認識し、それぞれの有無情報からＲＯＭに３つの制御プログラムが存在していることを確認する。それらの各制御プログラムの先頭アドレス情報から記憶された位置を認識し、先頭アドレスと各制御プログラムのヘッダに付与されたデータサイズから制御プログラム全体を認識する。制御プログラムに対して所定の演算処理を適用することで演算処理結果の値を算出してサム値２２３と合致するか判断し、合致した場合にその制御プログラムが正常と判断し、合致しない場合にはデータ破損が行われていると判断する。 （もっと読む）

【課題】メモリチェックの状況を管理できるようにして、メモリのチェック動作を中断しても問題が起きないようにする。
【解決手段】内蔵メモリ１３を設けたＣＰＵ１１に対してＲＯＭ１６およびＲＡＭ１４を有するメモリチェック装置（携帯電話機）において、メモリチェックのチェックタイミングを設定し、かつそのメモリチェック状況を設定するチェックフラグを記憶するチェックフラグエリア１３１を前記内蔵メモリ内１３に設けている。 （もっと読む）

【課題】発行・検査工程の作業負荷を軽減することが可能な携帯可能電子装置を提供することを目的とする。
【解決手段】携帯可能電子装置は、所定動作を診断する診断手段（２７）と、前記診断手段による診断結果を示す診断結果情報を記憶する記憶手段（２８）と、外部機器と通信する通信手段（２１）と、前記通信手段を介しての外部機器からの情報受信に基づき、前記記憶手段に記憶された前記診断結果情報を外部機器へ送信する制御手段（２６）とを備えている。 （もっと読む）

【課題】 ＥＣＣのように、冗長ビットや追加ハードウェアを実装すると、制御装置が大型化するという問題点がある。
【解決手段】 制御装置内で、メモリ（ＲＡＭ）の一過性のビットエラーが発生した場合に、固定領域データの場合はＲＯＭデータとＲＡＭデータとの比較を行い、比較不一致の場合はＲＯＭデータを真値としてＲＡＭデータの訂正を行い、また変数領域データの場合は、データを三重化し、データ読み出し時に各データの比較を行い、一個のデータが不一致の場合は残り二個のデータを真値としてデータの訂正を行う。また、訂正回数が所定の回数に達した場合は、所定の異常処理を行う。 （もっと読む）

【課題】内蔵メモリからの読み出し時にＥＣＣ機能を実現する場合に、高速にメモリからの読み出しが必要な命令コードの処理系での遅延時間の削減を図ったコンピュータ装置を得ること。
【解決手段】１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。「１６＋パリティ５ビット」のビット列には、一般に用いられている従来型ＥＣＣ回路４を適用し、「４＋パリティ３ビット」×３のビット列には、誤り訂正と訂正後の処理であるデコードとを共用化し経由段数を減らした誤り訂正・デコーダ１４を適用する。これによって、高速要命令コードを遅延時間少なく内蔵メモリから読み出すことができる。 （もっと読む）

【課題】誤ったインストラクションあるいはデータを用いて間違った処理が行なわれることを防止することができる携帯可能電子装置およびＩＣカードを提供する。
【解決手段】ＥＥＰＲＯＭと、このＥＥＰＲＯＭに対するアクセスを行なうＣＰＵと、このＣＰＵの動作プログラムが格納されたＲＯＭと、インストラクションを格納するインストラクションバッファと、プログラムカウンタとを有するＩＣカードにおいて、ＣＰＵがＲＯＭ内のプログラムを実行する際に、現在プログラムカウンタに指定されているインストラクションの次に実行されるインストラクションをインストラクションバッファに格納しておき、プログラムカウンタが次のアドレスに進んだときに、インストラクションバッファ内のインストラクションと現在プログラムカウンタが指定しているインストラクションとを照合し、両インストラクションが一致した場合にＣＰＵによる当該インストラクションの実行を許可する。 （もっと読む）

【課題】ROMをRAMにロードしてからプログラムを実行する複合機において、機能が増えても、起動時にユーザに待たせる時間を増加させないようにする。
【解決手段】起動時に初期画面起動に必要なプログラム部分のみDMA転送によりROMからRAMにロードする。DMA転送中にDMA転送完了サイズから転送済みデータのチェックサムを転送処理と平行して計算し、ROMに格納されているチェックサム値と比較する。チェックサムが等しいときのみプログラムを起動する。また、ロード処理を各処理ブロック単位にする事で、ロードに失敗した処理ブロックの機能を無効とし、ロードに失敗した機能以外の動作を可能とする。 （もっと読む）

【課題】記憶装置の記憶内容のチェックに要する時間の短縮およびＣＰＵへの負荷の軽減をすることができ、かつ記憶装置の異常による影響を最小限にすることのできるコントロールユニットを提供する。
【解決手段】演算処理を行うＣＰＵ１０と、ＣＰＵ１０が実行するプログラムが記憶されるＲＯＭ１１と、ＣＰＵ１０の処理が記憶されるＲＡＭ１２とを備え、ＣＰＵ１０は、プログラムの内容に基づいて所定の制御を行うコントロールユニット１Ａであって、ＲＯＭ１１およびＲＡＭ１２はそれぞれ複数の領域に分割され、プログラムは、ＲＯＭ１１およびＲＡＭ１２の記憶内容のチェックを行うチェックプログラムを含み、ＣＰＵ１０は、チェックプログラムを用い、領域ごとにチェックを行うものである。 （もっと読む）

【課題】 電源遮断をあらかじめ検知しておくことで、ＮＶＲＡＭへの正常なアクセスをすることができる情報処理装置を提供すること。
【解決手段】 次回、電源を投入したとき制御部１は、データ保存デバイス内の「電源ＯＦＦフラグ１」を参照し（Ｓ１１）、これが「電源ＯＦＦされた（電源ＯＦＦフラグ１がＯＮ）」となっていた場合は（Ｓ１１；ＯＮ）、「電源ＯＦＦフラグ１」をリセットし、ＮＶＲＡＭ２に対してデータ保存デバイス３内にあらかじめ書き込んでおいたＮＶＲＡＭ２情報の書き込みを行い（Ｓ１４）、システムの起動を行う（Ｓ１２、Ｓ１３）。これによって、ＮＶＲＡＭ２には、電源遮断前に書き込もうとしていた最新のデータが反映されることになる。 （もっと読む）

【課題】２つのコンピュータを備える電子制御装置において、一方のコンピュータのＲＯＭ異常を適切に診断可能な電子制御装置を提供すること。
【解決手段】ホストマイコン１０１は、ＲＯＭの所定記憶領域におけるチェックサムを算出して、サブマイコン１０２に送信する。サブマイコン１０２は、ホストマイコン１０１から受信したチェックサムを、予め保存されているチェックサム判定値と比較することにより、ホストマイコン１０１のＲＯＭ異常に関する診断を行なう。このように、ホストマイコン１０１のＲＯＭ異常をサブマイコン１０２で診断することにより、ホストマイコン１０１のＲＯＭに異常が生じて、ホストマイコン１０１が予定されている処理を正常になしえない場合であっても、確実にホストマイコン１０１のＲＯＭ異常を検出することができる。 （もっと読む）

【課題】エラー検出訂正の機能により無線ＩＣタグの信頼性を向上させる。
【解決手段】情報処理装置１００は、リーダ・ライタ２００を介して無線ＩＣタグ３００に対し、書き込み・読み出しを行う。読み出し時には、制御部１２は、アドレス信号、書き込みデータ信号２０を出力し、エラー検出訂正コード発生器１３が、エラー検出訂正コード２１を生成し、合成器１４が書き込みデータ信号２０とエラー検出訂正コード２１とを結合し、メモリ１５は、エラー検出訂正コード付きデータを内部に書き込む。読み出し時には、制御部１２は、アドレス信号を出力し、メモリ１５は、アドレス信号にしたがい、エラー検出訂正コード付きデータを出力する。エラー検出訂正部１６は、エラー検出訂正コード付きデータを調べ、訂正不可能エラー信号２５、または、訂正可能信号を出力し、訂正可能であれば、データを訂正して読み出しデータ信号２３として出力する。 （もっと読む）

【課題】分散された命令解読及び一般化された命令プロトコルを有するメモリ内蔵自己診断（ＢＩＳＴ）アーキテクチャ。
【解決手段】分散されたアルゴリズム解読を有する内蔵自己診断（ＢＩＳＴ）アーキテクチャが説明される。本アーキテクチャは、概念の３つの階層：中央集中化されたＢＩＳＴコントローラ、シーケンサの組、及びメモリ・インタフェースの組、を含む。ＢＩＳＴコントローラは、メモリ・モジュールの物理的特性又はタイミング要求条件に関係なく、メモリ・モジュールを試験するためのアルゴリズムを包括的に規定する命令の組を記憶する。シーケンサは、命令プロトコルに従って命令を解読し、メモリ動作の系列を発生する。メモリ・インタフェースは、例えば、命令により説明されたビット・パターンを実現するために、メモリ・モジュールの行列配置に基づいてアドレス信号及びデータ信号を変換することにより、メモリ・モジュールの物理的特性に従ってメモリ・モジュールにメモリ動作を適用する。命令プロトコルは、強力なアルゴリズムが多様な特性を有するメモリ・モジュールに適用されることができる非常に簡潔な方法で説明されることを可能にする。 （もっと読む）