【課題】実装面積を増大させることなく、ソフトエラーの発生を検出し、訂正できるようにする。
【解決手段】演算装置１０１（演算部）は、所定の演算により、複数の入力データ５０１に基づいて、誤り検出データ５０３を算出する。記憶装置１０２は、複数の入力データ５０１と、誤り検出データ５０３を記憶する。データ生成装置１０４（判定部・訂正部）は、記憶装置１０２が記憶した複数の入力データと記憶装置１０２が記憶した誤り検出データとの間に整合性があるか判定し、整合性がない場合、記憶装置１０２が記憶した複数の入力データと記憶装置１０２が記憶した誤り検出データとのうちから、誤っているデータを判定し、誤っていると判定したデータについて、正しいデータを算出する。 （もっと読む）

【課題】半導体不揮発性メモリ装置における不良ビットエラーを補償する。
【解決手段】装置は、メモリ装置１２０から古いページを受け取り、そのページが不良ビットを有するか否かを決定する不良ビット検出モジュール１１６を含む。装置は、新しいページを生成する不良ビット修正モジュール１１８を含む。不良ビット修正モジュール１１８は、不良ビットの位置を特定し、不良ビットの好適値を決定し、不良ビットのユーザ値を決定する。不良ビット修正モジュール１１８は、古いページの実質的なデータに対応するビット列に好適値を挿入し、好適値が挿入されたビット列を記録する。不良ビット修正モジュール１１８は、古いページのアドレスに新しいページを格納する。 （もっと読む）

【課題】データ管理テーブルに対する整合性の確認処理を高速に行なことが可能なデータ記憶装置を提供することにある。
【解決手段】実施形態によれば、データ記憶装置は、第１の管理テーブルを格納する記憶デバイスと、第２の管理テーブルを格納する記憶デバイスと、カウンタテーブル格納モジュールと、コントローラとを具備する。前記第１の管理テーブルは、フラッシュメモリのデータの記録場所を示すアドレス情報を有する。前記第２の管理テーブルは、前記フラッシュメモリの記録データの中で有効なデータを示すアドレス情報を有する。前記カウンタテーブル格納モジュールは、有効なデータ数のカウント値をアドレス単位で示すカウンタテーブルを格納する。前記コントローラは、前記第１の管理テーブルを参照して取得されるアドレス単位の有効なデータ数と、前記カウンタテーブルのアドレス単位のカウント値とを比較し、当該比較結果に基づいて前記第１及び第２の管理テーブルの整合性を確認する整合性確認処理を実行する。 （もっと読む）

【課題】アクセス数の少ないメモリモジュールへのアクセス頻度に拘らず、エラーが発生したメモリモジュールに対してメモリチェックを行い、メモリモジュールの故障を早期に発見する。
【解決手段】コンピュータ１００は、エラー検出部１１０、ログ収集部１２０、診断部１３０、メモリチェック部１４０、障害処理部１５０、及び障害ログ情報格納部１６０を備え、メモリチェック部１４０は、診断機能によって特定されたメモリエラーが発生した位置に対してメモリチェックを行い、メモリアクセスを行い、メモリエラーが発生するかどうかの確認を行う。 （もっと読む）

【課題】メモリにエラーが発生する度に装置の再起動を行うと平均故障間隔が短くなってしまうこと。
【解決手段】情報処理装置１は、メモリと、このメモリに接続されたマイクロプロセッサとを備える。マイクロプロセッサは、アプリケーションプログラムの実行中に上記メモリにエラーが発生したとき、上記エラーが発生したメモリ領域の使用用途が予め定められた使用用途か否かを判定し、上記エラーが発生したメモリ領域が上記予め定められた使用用途であれば、上記エラーが発生したメモリアドレスのメモリ領域を初期化して上記アプリケーションプログラムの実行を再開する、ようにプログラムされている。 （もっと読む）

【課題】障害箇所の特定を最適化する可能な障害処理装置を提供する。
【解決手段】情報処理装置は、検出訂正部３と、障害ログ制御部５と、診断制御部４と、診断部６と、管理制御部８とを具備する。検出訂正部３は、メモリ１から読み出されたデータのエラーを検出・訂正し、エラー情報を出力する。障害ログ制御部５は、エラー情報を、複数の障害発生要因の各々毎に、障害ログ情報として管理する。診断制御部４は、障害ログ情報を参照して、複数の障害発生要因のいずれかでのエラーの発生回数が閾値に達したとき、障害通知を出力する。診断部６は、障害通知に応答して、発生回数が前記閾値に達するまでの障害ログ情報を障害ログ制御部５から取得する。 （もっと読む）

【課題】よりソフトエラーの影響を抑えることのできるキャッシュメモリシステムを提供する。
【解決手段】キャッシュメモリをライトスルー方式で動作させると共に、キャッシュミス発生時の動作を、キャッシュメモリに対応するデータが無い場合か、データがあってもエラーが発生している場合に行なうようにする。そして、キャッシュメモリに、以前にソフトエラーが発生したことを示すビットを立てておき、このビットが”１”のときに、再び、エラーが発生した場合には、ハードウェアのエラーが発生していると判断して、CPUに割り込みをかけるようにする。このビットは、ソフトエラーが発生すると考えられる頻度よりも十分短い時間間隔でリセットされるようにする （もっと読む）

【課題】半導体メモリに擬似的にエラーを発生させる擬似エラー発生装置を提供する。
【解決手段】乱数によって決定されるメモリのアドレスのデータの情報ビットと冗長ビットの両方を、エラー検出やエラー訂正しないで読み取り、同じく乱数によって決定されるビット位置のビットを反転させ、同じメモリの同じアドレスにビット反転させたデータを書き込む。反転させるビット数は、どのようなエラーを擬似的に発生させたいかによって、１ビット、２ビット以上など、適切に設定する。 （もっと読む）

【課題】コンフィギュレーションメモリのエラーの検出から修正、復旧までをプログラマブル論理回路に影響を与えることなくエラーを隠蔽した状態で動的に行うことが可能なプログラマブル論理回路のエラー訂正回路を提供する。
【解決手段】エラー訂正回路１１は、プログラマブル論理回路の回路構成または配線構成を示す構成データおよびこの構成データの誤り検出符号化データが、ベースメモリＭから読み出されて格納されるコンフィギュレーションメモリ１２と、構成データと誤り検出符号化データとからエラー発生を検出するエラー検知部１３１、エラーが発生する前の構成データを保持する代替記憶部１３４、エラー通知により構成データを代替記憶部１３４が保持した構成データに切り替えるマルチプレクサ部１３３と、ベースメモリＭから構成データを読み出し、コンフィギュレーションメモリ１２に書き込み再構成する再構成制御部１４とを備えた。 （もっと読む）

【課題】ソフトエラー等による一時的な論理アドレスと物理アドレスとの誤変換によるデータの位置誤算出を防ぐことができて信頼性を保てるストレージ制御装置を提供する。
【解決手段】ストレージシステムは、記憶装置と、ストレージ制御装置を備え、ストレージ制御装置が、ホストから書き込み指示を受け取ったとき、ホストからの書き込み指示に含まれる論理アドレスを含む読み込み指示を記憶装置へ送るデータ読み込み指示手段と、データ読み込み指示手段からの読み込み指示に基づき、記憶装置が読み取った該当位置のデータに論理アドレスが含まれている場合に、ホストから受け取った書き込み指示に含まれる論理アドレスと読み取ったデータに含まれた論理アドレスとが異なるとき、システム領域からアドレス変換情報を読み出し、読み出したアドレス変換情報をメモリに書き込むアドレス変換情報訂正手段とを有する。 （もっと読む）

【課題】 ソフトエラー検出の信頼性を確保しつつ、メモリオーバヘッドを抑制するとともに実行時間増を抑制し、さらにプログラムに対するハードウェアの互換性を有するソフトエラー検出回路およびソフトエラー検出方法を提供する。
【解決手段】 プログラム実行中のプログラムカウンタ値および命令から所定のパスを検出するパス検出手段３と、パスの開始から終了までに対応する制御信号系列の圧縮値を生成するシグネチャ生成手段５と、シグネチャ生成手段により生成された圧縮値を登録するシグネチャ登録手段４と、同一パスについて生成された最新の圧縮値を先行して登録された圧縮値と比較する比較手段３とを備える。 （もっと読む）

【課題】構成機器に生じたエラーを適切に推定してエラー処理を行うこと。
【解決手段】ＣＰＵ、メモリその他の複数の構成機器を備えるマイクロコンピュータであって、レジスタと、該レジスタに書き込まれるデータと同一のデータが書き込まれるＭＲＡＭと、前記レジスタ及び前記ＭＲＡＭから定期的に出力されるデータを比較して比較結果を出力する比較手段と、を有する一以上のバックアップ機能付き記憶装置を備え、前記バックアップ機能付き記憶装置の比較手段が出力する比較結果が、前記レジスタ及び前記ＭＲＡＭから出力されたデータが異なるものであったことを示す場合に、前記複数の構成機器のいずれか又は全部にエラーが生じたと推定して所定のエラー処理を行うことを特徴とする、マイクロコンピュータ。 （もっと読む）

【課題】アプリケーションの実行に影響を与えることなくアプリケーションデータのエラーチェックを行うことができるようにすることを目的とする。
【解決手段】ＳＲＡＭ１３０はアプリケーションデータを記憶する。更新ページ検出部１４１はアプリケーションデータの更新ページを特定し、更新ページテーブル１４３内の更新ページに対応するビットを設定する。パトロールタスクはアプリケーションが動作していないときに動作する。パトロールタスクは更新ページテーブル１４３に基づいて更新ページを特定し、更新ページの誤り検出訂正符号を生成し、誤り検出訂正符号を誤り検出訂正符号テーブル１２２内の更新ページに対応するエントリに設定する。また、パトロールタスクは誤り検出訂正符号テーブル１２２内の未更新ページに対応するエントリに設定されている誤り検出訂正符号に基づいて未更新ページのビット反転エラーを検出および訂正する。 （もっと読む）

【課題】予備メモリ切替とページ閉塞とを効率的に連動させてシステムダウンを防止するメモリ障害処理システムを提供すること。
【解決手段】メモリチップ２１および予備メモリチップ２２を有するメモリ装置２と、メモリチップ２１の障害の発生回数総和をカウントする発生回数総和カウント部３１と、発生回数総和が総和閾値を超えると故障したメモリチップ２１を予備メモリチップ２２に切り替える予備メモリチップ切替部３２と、切替後の障害の発生回数をキャッシュライン単位でカウントするキャッシュライン単位カウント部３３と、切替後の発生回数総和が総和閾値を超える前にキャッシュライン単位発生回数がキャッシュライン単位閾値を超えるとメモリページを閉塞し、キャッシュライン単位発生回数がキャッシュライン単位閾値を超える前に切替後の発生回数総和が総和閾値を超えた以降は障害発生毎にメモリページを閉塞するページ閉塞部３４とを有する。 （もっと読む）

【課題】バッファメモリを用いた装置において、ソフトエラーの発生によって使用されなくなったバッファメモリの領域を再度使用することを目的とする。
【解決手段】バッファ内の領域にデータを記憶し、当該バッファ内の領域からデータを読み出すバッファメモリ装置は、データを前記バッファ内の空き領域に書き込み、前記バッファ内の領域からのデータの読み出しに成功した場合は、当該領域を空き領域とし、読み出しに失敗した場合は、当該領域を廃棄領域とし、データが書き込まれてから所定の時間が経過した廃棄領域を検出し、検出した廃棄領域を空き領域とする。 （もっと読む）

【課題】システムの立ち上げ時間を早めるための方法を提供する。
【解決手段】システム上にストアされたオペレーティング・システムの起動動作と並行しかつその後に、追加量のメモリを割り当てのためにスクラビングして利用することができるようにするステップとを含む。システムは、各々が最少ノード資源構成に関連付けられた１個もしくは複数個のノードを含むことができ、前記最少ノード資源構成は、前記ノードを活性化するために、活性化される必要のあるノードに含まれる最少数のプロセッサに対応する。システムは、各パーティションが少なくとも１個のノードを包含する１個もしくは複数個のパーティションを更に含むことができる。各パーティションには他のパーティションに対する優先度が割り当てられることができ、そのパーティションはその割り当てられた優先度に基づき活性化される。 （もっと読む）

【課題】電子回路への放射線の攻撃に起因するソフト・エラー率（ＳＥＲ）を制御するための閉ループ・フィードバック・システムを提供すること。
【解決手段】可変感度ソフト・エラー率検出器が、そのソフト・エラー率に対応した出力を提供する。その出力は、電圧制御に供給される。その電圧制御の出力は、センサの感度制御にフィードバックされ、それによりフィードバック・ループを形成する。この電圧制御の出力は、ソフト・エラー率センサの電源でもよい。このソフト・エラー率センサの出力はまた、フォールトトレランス方式を有効および無効にするために、あるいはユーザに警告するために使用されることができる。 （もっと読む）

【課題】バッファメモリへのデータの読み書き時にソフトエラーが発生した場合に、発生したソフトエラーに起因する不都合を回避することを目的とする。
【解決手段】データをバッファ内の領域に書込み、当該バッファ内の領域からデータを読み出すバッファメモリ装置は、バッファ内の領域を順次指定し、その指定が、指定されるべきではない領域の指定である誤指定であった場合には、当該誤指定より後の指定に基づいて、当該誤指定により指定されるべきであった領域を検出する。 （もっと読む）

【課題】スリープモード中にレジスタ等にソフトエラーが生じても、異常動作を回避する。
【解決手段】マイコン２の動作に重要な意味をもつ情報が格納される保持回路１６と、保持回路１７とは、多重化された格納回路を提供する。これら保持回路１６、１７には、同じ情報が書き込まれ、格納される。マイコン２がスリープモード中に、ソフトエラーなど何らかの理由により保持回路１６、１７に不一致が生じることがある。この場合、ＥＸＯＲゲート１８、ＡＮＤゲート１５、およびＯＲゲート１２を介して、ウェイクアップ信号がマイコン２に与えられる。マイコン２は、臨時的に通常モードに復帰し、保持回路１６、１７を再設定する。この結果、保持回路１６、１７のソフトエラーによるマイコン２の異常動作を回避することができる。 （もっと読む）

【課題】動作時間を短縮しつつ、半導体記憶装置のデータを修正する半導体装置及び電子機器を提供すること。
【解決手段】選択回路８は、ＣＰＵ２及び誤り訂正回路５と、第１及び第２メモリＭｅ１，Ｍｅ２との間に配置される。選択回路８は、アドレスデータＤａに基づいて、ＣＰＵ２に指定された一方の第１又は第２メモリＭｅ１，Ｍｅ２に対応するメモリ書き込みデータＤｗｍを第１又は第２メモリ書き込みデータＤｗｍ１，Ｄｗｍ２として出力し、ＣＰＵ２に指定されていない他方の第１又は第２メモリＭｅ１，Ｍｅ２に対応する訂正メモリデータＤｍｔを第１又は第２メモリ書き込みデータＤｗｍ１，Ｄｗｍ２として出力する。 （もっと読む）