【課題】マルチコアマイコンにおいて、異常の生じたコアをソフト的な負荷増大を抑制して判別可能なコア監視装置を提供すること。
【解決手段】複数のコアから共通の周期で通知を受け付けるコア監視装置１７であって、 コアから通知を受け付けた際、各コアに固有のコア識別数値（例えば、カウンタ値×ＩＤ）をコア毎に生成するコア識別数値生成手段３１と、複数のコアのコア識別数値を合計した合計値を算出する合計値算出手段３２と、最後に算出された合計値を記憶する合計値記憶手段３６と、合計値算出手段が算出した合計値と、合計値記憶手段に記憶された合計値との差である第一の差を算出する第一の差算出手段３３と、第一の差を記憶する第一の差記憶手段３７と、第一の差算出手段が算出した第一の差と第一の差記憶手段に記憶された第一の差との差である第二の差を算出する第二の差算出手段３４と、を有する。 （もっと読む）

【課題】モバイル端末内のエージェントプログラムが停止した場合に、極短時間でこれを回復させる保全技術を提供する。
【解決手段】エージェントプログラム14は、一定間隔でハートビートを発信するハートビート発信部24を備える。ＯＳフレームワーク18は、ハートビートをヘルパープログラム16に伝達するハートビート伝達部28と、ヘルパープログラム16からの要請に基づいてエージェントプログラム14を再起動させると共に、ハートビートを伝達する時点でヘルパープログラム16が起動状態にない場合にこれを再起動させるプログラム起動部30を備える。ヘルパープログラム16は、ハートビートを受領する度にタイマーをリセットして時間を計測し、一定の時間を経過しても次のハートビートが伝達されない場合に、ＯＳフレームワーク18にエージェントプログラム14の再起動を要請するエージェント監視部26を備える。 （もっと読む）

【課題】プログラムの問題箇所を容易に発見できる妥当性検査を行うことができ、システムプログラマのデバック効率を向上する。
【解決手段】IEC 61131-3に準拠した命令語を用いるプログラムのオブジェクトファイルを取得し、ステップ順に機械語のスタック操作をシミュレーションして得られた変数、あるいは定数を用いて、プログラムの動作不備を引き起こす可能性のある箇所および要因を検出する検出部１２Ｃと、検出部１２Ｃで検出された箇所および要因を表示する表示処理部１２Ｄと、を備え、検出部１２Ｃは、シミュレーションの過程で得られる変数、あるいは、定数を用いて、変数の領域外アクセスの箇所を検出する機能１２Ｃ１と、無限ループの可能性がある箇所を検出する機能１２Ｃ２と、データの精度が欠落する可能性がある箇所を検出する機能１２Ｃ３と、条件が成立しない可能性のある箇所を検出する機能１２Ｃ４と、の少なくとも１つを含む。 （もっと読む）

【課題】ＣＰＵの暴走を検知して正常な状態に復帰させるためにＷＤＴ回路は有効であるが、複数のＣＰＵを備えた制御装置では、全てのＣＰＵに各々ＷＤＴ回路を設けたのではコストが高くなると共に制御装置が大型化するという問題が生じる。
【解決手段】メインＣＰＵが暴走した場合にメインＣＰＵをリセットして正常化するウォッチドッグタイマ装置をメインＣＰＵに対して設けると共に、メインＣＰＵがサブＣＰＵの作動状態を監視し、サブＣＰＵが暴走した場合にはメインＣＰＵがサブＣＰＵをリセットする。 （もっと読む）

【課題】外部装置が接続されたときに、動作ログを必要な場合にのみ外部装置に保存する情報処理装置を提供する。
【解決手段】情報処理装置の一例である画像処理装置は、動作ログをログ領域２５０に保持し、システム監視・デバッグログプロセス２２１がＵＩを制御するＵＩ制御プロセス２２０がエラー状態にあるか否かを監視する。ＵＳＢドライバ２３０がＵＳＢメモリメディア１４０の装着を検知すると、システム監視・デバッグログプロセス２２１は、ＵＩ制御プロセス２２０が正常に動作しているかの生存確認を行い、エラー状態にあると判定した場合に、ログ領域２５０に保持されている動作ログをＵＳＢメモリメディア１４０に保存する。 （もっと読む）

【課題】細かい設定をすることなく、自動的にフリーズ状態を検出し、リセット処理等を行う端末装置の提供。
【解決手段】端末装置は、電源からＣＰＵに供給される電流値を測定する電流測定部と、前記ＣＰＵをリセットするリセット制御部と、前記ＣＰＵと独立して動作し、動作モードに反した電流値の定常状態が観測された場合、前記リセット制御部に前記ＣＰＵをリセットさせる電流監視部と、を備える。 （もっと読む）

【課題】多くの記憶容量を必要とすることなくプログラムが正常に実行されているか否かを監視できる技術を提供する。
【解決手段】実行状況監視装置１は、第１の値および第２の値のうちの直近の時刻に更新された値との対応関係が所定条件を満たすための第１の操作を行うことで求められる値である第１新値に、第１の値および第２の値のうちの直近の時刻に更新されていない値を更新し（Ｓ１２０，Ｓ１４０）、第１新値に対して第２の操作を行うことで操作値を生成する（Ｓ１３０，Ｓ１５０）。そして、操作値に対して第１の操作および第２の操作を相殺する操作を行うことで求められる値である第２新値に、第１の値および第２の値のうちの直近の時刻に更新されていない値を更新し（Ｓ２３０，Ｓ２４０）、第１の値と第２の値との対応関係が所定の関係になっているか否かを判定する。 （もっと読む）

【課題】
ＣＰＵの動作を監視するウォッチドッグタイマ（ＷＤＴ）の不要な動作を防止して消費電力を低減する。
【解決手段】
ＣＰＵ１１０と、ＣＰＵ１１０の動作を監視し、ＣＰＵ１１０の異常動作を検知して正常動作に復帰させるＷＤＴ１１２と、自装置を構成する各機器の動作状態に関する動作情報を取得する動作情報取得部１１６と、取得された前記動作情報から特定される動作状態が予め定めた条件を満たすときに、ＷＤＴ１１２の動作をＯＦＦにする監視制御部１１８と、を有する。 （もっと読む）

【課題】プログラムの暴走を精度良く検出可能な暴走検出装置を提供する。
【解決手段】複数の関数から構成されたプログラムの暴走を検出する暴走検出装置であって、前記プログラムの各関数に従って所定の処理を実行する処理部と、前記処理部による制御に応じて暴走判定値を記憶する記憶部と、を備え、前記処理部は、各関数の処理実行前に、前記記憶部に記憶されている暴走判定値に基づいて、本関数が正規の順序で呼出された関数か否かを判定し、否の場合に前記プログラムが暴走していると判断する。 （もっと読む）

【課題】組込ソフトウェアが異常動作したときは確実にリセット信号を出力し、組込ソフトウェアが正常動作している間はリセット信号を不要に発生させないようにすることのできる技術を提供することを目的とする。
【解決手段】本発明に係るＰ−ＲＵＮ信号出力装置は、優先度の異なる複数の組込プログラムの実行状態を監視し、システムクロックが示す時刻と各組込プログラムの前回実行時刻との差分が所定閾値を超えている場合は、Ｐ−ＲＵＮ信号を出力しない。また、Ｐ−ＲＵＮ信号を出力するか否かを判断してＰ−ＲＵＮ信号を出力する処理を、組込プログラムのなかで最も優先度の高いもの以上の優先度で実行する。 （もっと読む）

【課題】マイクロコンピュータ制御システムに設けられた複数のマイクロコンピュータのうちのいずれかが暴走状態に陥ったとしても、その暴走状態を認識することができるマイクロコンピュータ制御システムを提供する。
【解決手段】複数のマイクロコンピュータ５、６を備えたマイクロコンピュータ制御システムであって、前記複数のマイクロコンピュータ５、６の各々が、自己の動作状態を他のマイクロコンピュータ６、５へ伝達するための動作確認信号Ａ１、Ａ２を発生する動作確認信号発生部７、８と、他のマイクロコンピュータ６、５からの動作確認信号Ａ２、Ａ１を基に当該他のマイクロコンピュータ６、５の動作状態を認識する動作状態認識部（動作状態判定制御部９、１０）とを備える。 （もっと読む）

【課題】マイクロコンピュータにおけるプログラムの暴走時にレジスタの値を誤書き込みからより確実に保護する。
【解決手段】半導体装置は、タイマ４と、保護回路５とを具備する。タイマ４は、保護対象のレジスタ６ａ、７ａへの書き込みを制御する制御信号Ｓ１に応答して、所定の第１時間経過後にタイマ信号ＣＭＰを出力する。保護回路５は、タイマ信号ＣＭＰを受信するまで書き込みを無効とし、タイマ信ＣＭＰ号を受信開始後の所定の第２時間内の書き込みを有効とする。 （もっと読む）

【課題】ＢＭＣ等のコントローラを二重化することなく、ＢＭＣ等のコントローラにストールが発生した場合でも、コンピュータシステムを継続して動作させる。
【解決手段】コンピュータシステム１００を構成するプロセッサ１０３、メモリ１０５及びＩ／Ｏ１０７の電源以外を管理するＢＭＣ１１と、プロセッサ１０３、メモリ１０５及びＩ／Ｏ１０７の電源を管理する電源コントローラ１３とを備える。ＢＭＣ１１は、電源コントローラ１３によりリセットされるリセット部１１ａと、電源コントローラ１３のストールを検出するストール検出部１１ｂとを備える。電源コントローラ１３は、ＢＭＣ１１によりリセットされるリセット部１３ａと、ＢＭＣ１１のストールを検出するストール検出部１３ｂとを備える。 （もっと読む）

【課題】ＣＰＵの異常動作を検出する。
【解決手段】ＣＰＵ（１００）と、割り込みカウンタ（４１０）と、カウンタ異常値検出回路（４３０）とを具備する。割り込みカウンタ（４１０）は、ＣＰＵ（１００）への割り込みの要求を示す割り込み信号（ＩＮＴ）に応答して出力される割り込みを受け付けたことを示す割り込み開始信号（ＩＲＳ）に基づいてカウント値をインクリメントし、割り込みに対応する処理が終了したことを示す割り込み終了信号に基づいてカウント値をデクリメントする。カウンタ異常値検出回路（４３０）は、カウント値（ＩＲＣ）を所定の値と比較して異常を検出する。 （もっと読む）

【課題】
コンピュータに生じた障害を、異常終了等に至る前に迅速に検知することを可能とする。
【解決手段】
コンピュータ１は、実行するプログラム１３２を構成する各プロセス１３２Ａ、ＢがＣＰＵ１１０によって処理開始されてから処理終了するまでにわたって、プロセッサ使用時間とプロセッサ不使用時間とを順次複数回計測して取得し、所定の統計処理に従って、遷移時間８０２及び状態待機時間８０３を算出して記憶する。ＣＰＵ１１０により前記プロセスのいずれかが処理されているときに、当該プロセスについて、前記プロセッサ使用時間及び前記プロセッサ不使用時間を計測して、逐次当該プロセスについて記憶されている遷移時間８０２及び状態待機時間８０３と比較し、当該比較結果が所定の判定基準を満たしていないと判定した場合に、当該プロセス処理中に障害が発生したと判定する。 （もっと読む）

【課題】動作異常が発生したと判断する基準を変更することができる。
【解決手段】暴走監視装置１は、複数のプログラムと書き換え可能なデータファイル６とデータを記憶する領域とを有する記憶部３と、プログラムを実行する実行処理部２１およびプロセスのタスク量を測定する測定処理部２２を有する制御部２と、時刻を得るタイマ部４とを備え、同時期に複数のプログラムを実行可能なマルチプロセス機能を有する装置であって、測定処理部２２が測定したプロセス毎のタスク量を記憶部３に記憶させる暴走監視処理部１２と、データファイル６に記録された暴走監視周期値６１の周期で暴走監視処理部１２を機能させる周期実行処理部１１と、データファイル６に記録された暴走閾値６２と、記憶部３に記憶されたタスク量８１とその１周期前のタスク量８２との差分値である判定タスク量とを比較し、動作異常を判定する暴走判定処理部１３とを備える。 （もっと読む）

【課題】マルチＣＰＵ構成装置及びその監視制御方法に関し、カードファームウェアが異常、又はＭＣＵとカードファームウェアとの間の通信機能が異常になった場合でも、ＭＣＵによる該異常カードの監視制御を可能にする。
【解決手段】装置全体のメイン制御を司るメインＣＰＵ（ＭＣＵ）と、装置内の各カードに実装され各カード固有の機能の処理を各カードのＣＰＵで実行する各カードファームウェアとを有するマルチＣＰＵ構成装置において、ＭＣＵは、各カードファームウェアの異常を検出すると、該異常が検出されたカードファームウェアを、該ＭＣＵに割り当てられた空きメモリ領域にロードし、該異常が検出されたカードの警報処理３１２、パフォーマンス監視３２２、環境設定（Ｃｏｎｆｉｇ）処理３３２、実装処理４２２、アクセス処理４３２を代行し、ＭＣＵで異常カードファームウェアの監視制御を代行処する。 （もっと読む）

【課題】モードを変更してもシステムを停止する必要がなく、システムの評価を効率的に行うことが可能な情報処理システムを提供する。
【解決手段】命令バッファ３のリタイヤカウンタ１０を監視し、リタイヤカウンタ１０が所定のしきい値１１を超えたことを検知する手段、リタイヤカウンタ１０が所定のしきい値１１を超えた時には動作モードを通常モードから安定モードに変更する手段、安定モードに変更後に新規にコンテキストスイッチ７が発生した時に動作モードを通常モードに戻す手段を具備する。また、リタイヤカウンタ１０が所定のしきい値１１を超えた時にフェッチＩＣをリタイヤＩＣ１５に更新してプログラムをリタイヤＩＣから再開させる。 （もっと読む）

【課題】処理部からのＷＤパルスなしに、処理部の動作状態の変化に対応して適切に異常を検出して安全性を高めることができる処理装置を提供する。
【解決手段】ＣＰＵ１０が機器を制御するために周期的に出力する制御パルス信号が、ＣＰＵ１０の動作を監視して異常を検出する監視回路１３へも入力される。監視回路１３では、ＣＰＵ１０からの制御パルス信号が、監視時間が経過するまでに出力されるか否かが判断され、出力される場合には正常、出力されない場合には異常と判断し、異常と判断した場合にはリセット出力部からＣＰＵ１０へリセット信号を入力させる。ＣＰＵ１０は、制御パルス信号の周期が変化するような状態遷移を行なう場合、状態遷移を知らせる通知をＡＳＩＣ１０１へ出力し、監視回路１３にて状態遷移に応じて監視時間を変更する。 （もっと読む）

【課題】 装置が備えるオペレーティングシステムが正常に機能しない状態においても、当該装置の異常を検出し、異常に関する情報を装置の外部に退避させることができる情報処理装置、メモリダンプシステムおよびメモリダンプ方法を提供する。
【解決手段】 実施形態によれば、ウォッチドッグタイマのタイムアップにより情報処理装置１０の異常を検出した場合、情報処理装置１０のＢＭＣコントローラ１１０はＳＭＩ／ＳＣＩ割り込みを発生し、複数のＣＰＵのうち動作する１つのＣＰＵを選択し、選択された１つのＣＰＵと協働してメモリダンプデータをネットワーク１１に接続されているメモリダンプ受信サーバ３０に送信する。 （もっと読む）