【課題】エミュレーション装置１１とホストコンピュータ１２との通信回数を抑制することができるエミュレーション観測信号送信システムを提供する。
【解決手段】本発明のエミュレーション観測信号送信システムは、半導体集積回路の動作検証を行うエミュレーション装置と、ホストコンピュータとを備え、前記エミュレーション装置は、被検証回路の動作検証を行うＦＰＧＡと、少なくとも１つの観測用レジスタと、前記ＦＰＧＡから前記観測信号を引き出し、前記観測用レジスタに記憶する記憶位置を決定するエミュレーション制御部と、前記エミュレーション制御部が決定した前記記憶位置に、前記観測信号の信号線を接続する観測信号送信回路を作成する観測用レジスタ記憶位置接続部とを備える。 （もっと読む）

【課題】システムＬＳＩの内部動作状態を観測するにあたり、従来は、LSIにあらかじめ用意された解析回路を活用するため、決められた解析パターンにしか対応できなかった。これを回避するためLSI内部の論理変更可能ブロックで解析回路を構成すると、論理構成変更中は解析がストップしてしまい、連続的な解析が不可能であった。
【解決手段】論理変更中に、現在の解析条件を保持する機構と、解析データを蓄積可能なバッファを用意することで、解析データの欠落を防ぐ。 （もっと読む）

【課題】 再構成可能型プラットフォームを介しユーザデザインの設計とエミュレーションに用いるシステム及びその方法の提供。
【解決手段】 本発明は再構成可能型プラットフォームを介したユーザデザインの設計およびエミュレーションに用いるシステム及びその方法を提供する。このシステムと方法はシステム・オン・チップタイプのユーザデザインをより容易に設計し、エミュレーションできるようにする。ユーザデザインのうちのネットリスト（ｎｅｔｌｉｓｔ）は複数のフィールド・プログラマブル・ゲート・アレイ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙｓ）デバイスを含むプラットフォームを使用し、カスタマイズされたまたは最適化されたサードパーティ回路のネットリストに含むことができ、さまざまなカスタマイズされた回路をユーザデザインと相互作用させて構成し、デバッグやパフォーマンス分析、シミュレータとの接続等の機能を提供することができる。 （もっと読む）

【課題】ハードウェアコンポーネント間のバス信号の衝突をモニタし、ソフトウェアのデバッグ処理効率を向上させる。
【解決手段】マイクロコンピュータ１０は、デバッグ装置と通信を行ってオンチップデバッグ機能を実現するデバッグコントロールユニットＤＣＵを有するマイクロコンピュータであって、マイクロコンピュータ１０の外部バスＢＵＳに接続された機器の通信を制御する外部バスコントローラ１３と、外部バスコントローラ１３から出力され、外部バスＢＵＳへ出力されるべき第１外部バス信号Ｂ１をモニタする外部バスモニタ１４と、外部バスモニタ１４によってモニタされた第１外部バス信号Ｂ１が記憶されるメモリ（リングバッファ２２）と、を有するものである。 （もっと読む）

【課題】制御ＬＳＩから高速メモリへのアクセスを外部で容易にモニターすることを可能にする手段を提供する。
【解決手段】高速メモリ(020)の特定のアドレスに対するアクセス波形を制御ＬＳＩ(010)の外部で観測する場合は、波形観測対象のアドレスをアドレス比較部(014)で判断し、高速メモリ(020)のアドレスへのアクセスとして波形観測対象のアドレスが発生した場合、アドレス比較部(014)とＡＮＤゲート(019)によりバストレース信号切替部(015)を制御して、高速メモリバス(017)と低速メモリバス(018)を接続する。これによりＣＰＵ(011)から高速メモリ(020)へのアクセス信号が、高速メモリバス(017)→バストレース信号切替部(015)→低速メモリバス(018)経由で制御ＬＳＩ(010)の外部へ出力され、高速メモリ(020)へのアクセス状態を低速メモリ側で観測することが可能となる。 （もっと読む）

【課題】ＬＳＩ出力ＰＩＮを増やすことなく解析データをリアルタイムで採取することができるようにする。
【解決手段】デバッグ回路１は、ＬＳＩ論理回路５０の動作中にデータ採取するタイミングと採取するデータの選択条件を保持するモード保持回路１０と、ＬＳＩ論理回路５０内の論理回路状態信号がモード保持回路１０出力の条件と一致したときパタン一致信号とパタン種別信号を送出するパタン検出回路２０と、パタン一致信号を受けるとパタン種別信号に毎に異なる補助コードを持ったトランザクションヘッダを作成し、ヘッダの後にＬＳＩ論理回路５０から出力される解析データをつけたユーザ定義メッセージトランザクションを作成するトランザクション生成回路３０と、通常トランザクションとユーザ定義メッセージトランザクションとを選択しＬＳＩ７０からトランザクション出力として出力するトランザクション選択回路４０とを含む。 （もっと読む）

【課題】 集積回路の効率的な試験装置をセットアップする方法等を提供する。
【解決手段】上述した課題は、マイクロプロセッサ上において計測を実行するべく試験装置をセットアップする方法において、複数の命令によって占有されているメモリ空間を完全に表現するのに必要な複数のアドレス信号を判定する第１の段階と、データによって占有されているメモリ空間を完全に表現するのに必要な複数のアドレス信号を判定する第２の段階と、前記命令と前記データの一方、または、これらの両方によって占有されている前記メモリ空間を完全に表現するアドレス信号を選択する第３の段階と、前記命令及び前記データによって占有されているアドレス空間を前記試験装置に入力する第４の段階とを有することを特徴とする方法等により解決することができる。 （もっと読む）

【課題】 システムにおけるノイズによる多様な異常状態を発生させ、異常状態から正常状態に復帰したか否かを判断する装置および方法を提供する。
【解決手段】 システムの初期状態の出力電圧波形が検知され（Ｓ１０）、記憶される（Ｓ１２）。ノイズ周波数のパラメータ初期値として１ＧＨｚと設定されると（Ｓ１４にてＹＥＳ）、周波数が１ＧＨｚのノイズがノイズ発生部１６から発生される（Ｓ１６）。一定時間が経過すると（Ｓ１８にてＹＥＳ）、ノイズ発生後の出力信号の電圧波形が検知され（Ｓ２０）、記憶される（Ｓ２２）。初期状態の出力電圧波形と、ノイズ発生後の出力電圧波形とが一致しない場合（Ｓ２４にてＹＥＳ）には、ノイズの発生が停止され（Ｓ２８）、一定時間の経過後（Ｓ３０にてＹＥＳ）、再び出力信号の電圧波形が検知され（Ｓ３２）、記憶される（Ｓ３４）。このとき記憶された電圧波形が、初期状態の出力電圧波形と一致しない場合（Ｓ３６にてＮＯ）、不合格と判定される（Ｓ４２）。 （もっと読む）

【課題】異なるサンプリング周波数で収集したサンプリングデータに対するデータ処理の便宜を図る。
【解決手段】周波数設定部２３は、各データ収集装置に異なるサンプリング周波数を設定し、同期クロック発生装置４は、同期クロック信号を各データ収集装置に送出する。各データ収集装置は、サンプリングデータと共に入力された同期クロック信号をＰＣ２０へ送出する。表示処理部２５は、データ入力部２１により一括収集されたサンプリングデータを、当該サンプリングデータと共に入力された同期クロック信号により各サンプリングデータの同期をとることで共通の時間軸上に各サンプリングデータを表示する。このとき、共通の時間軸上の相対的に低いサンプリング周波数で収集された各サンプリングデータの表示位置の間には、実際にデータがサンプリングされていないので、表示処理部２５は、サンプリングデータから補間により表示データを生成し、表示する。 （もっと読む）

【課題】
従来のエミュレーション装置は、複数のユーザー回路に対して、それよりも少ない数のメモリである場合、高速なエミュレーションが困難であった。
【解決手段】
本発明にかかるエミュレーション装置は、評価基板上に配置される電気的に再設計可能な半導体装置の内部に配置される複数の機能回路１０３と、評価基板上に配置され、複数の機能回路１０３から同時アクセスされることのあるメモリ１０２と、複数の機能回路の少なくとも２つがメモリ１０２に対して同時アクセスした場合はアクセスを時分割多重制御し、複数の機能回路１０３の少なくとも１つがメモリ１０２に対してアクセスをしている場合はアクティブ状態となるポーズ信号を出力するアクセス制御回路１０４と、ポーズ信号がアクティブ状態の間は複数の機能回路１０３へのクロック供給を停止するクロック制御回路１０５とを有するものである。 （もっと読む）

【課題】本発明によれば、複数チャンネルを有するサンプリング装置において、簡易な構成で、複数の入力信号について同期した波形データを取得する。
【解決手段】それぞれのチャンネルは、対応する入力信号の信号値を、与えられるサンプリングクロックに応じてデジタル値に変換するＡＤコンバータと、サンプリングクロックのパルスを計数するカウンタと、デジタル値をカウンタの計数値に応じたアドレスに順次格納するメモリと、主チャンネルとして予め定められた場合に、入力信号の波形取得を開始すべきタイミングにおけるカウンタの計数値を先頭データ計数値として出力し、他の従チャンネルとして予め定められた場合に、主チャンネルから先頭データ計数値を受け取る送受信部と、先頭データ計数値に対応するアドレスに格納したデジタル値を先頭データとして、メモリに格納した前記デジタル値を順次出力する出力部とを有するサンプリング装置を提供する。 （もっと読む）

【課題】テストポイントが用意できないような小型の電子部品や基板でも電子回路の入出力信号を取り込むことができるようにすること。
【解決手段】本発明は、ＣＰＵやダンピング抵抗、バスバッファ等、パッケージ内に組み込まれた所定機能を有するアプリケーション回路２９と、このパッケージ内に組み込まれ、アプリケーション回路２９に対する入出力信号を所定のタイミングで取り込んで蓄積するロジックアナライザ２０とを備えるロジックアナライザ内蔵型電子部品である。 （もっと読む）

【課題】 外部接続してロジックアナライザを使用した場合、ＬＳＩ内部の状態値を記録した際のメモリ容量不足などを引き起こすとともに、デバック作業の非効率化を招く要因となった。
【解決手段】 モニター信号の波形データが異なる状態値を出力する場合、メモリアドレスをカウントＵＰしこの状態値をメモリ５へ書き込む。連続する同一状態値を出力する場合はこの状態値を圧縮処理し、同一データ繰り返し回数カウント値、値の異なるデータ個数のカウント値を重畳させて記録する。また波形データにおいてトリガが発生しない間は、メモリ有効アドレス内において何度もメモリアドレス、メモリデータを上書きする。トリガが発生するとCOUNT信号生成回路１３のカウンタがデクリメントされ、カウンタが０になるとメモリ書き込み動作が停止し終了合図のステータスを通知する。このステータス情報を元にメモリ格納データのメモリリードへ移行する。 （もっと読む）

【課題】 ハードウェア記述言語（ＨＤＬ）で記述された初期プログラムから製造された電子回路をデバッグするためのデバイスを提供する。
【解決手段】 電子回路をデバッグするためのデバイスであって、初期プログラムを受信し、所定の機能を記述する追加プログラムを受信し、追加プログラムから電子回路へ組み込まれるべき、入力信号、出力信号又は追加回路内部の信号の中から選択された信号を所定値に設定することが可能な追加回路を決定し、追加回路のＨＤＬで記述した記述を組み込んだＨＤＬで記述された修正プログラムを提供する実行ユニット、及び修正プログラムから製造される修正された電子回路をデバッグすることが可能なデバッグユニットを備え、デバッグユニットは選択された信号を所定値に設定すべく追加回路と通信する。 （もっと読む）

【課題】ロジックアナライザのデータ処理方法を提供する。
【解決手段】ロジックアナライザに用いられ、テストサンプルからのテストデータを読み込むように適応された制御回路を含み、メモリは、前記テストサンプルから受けたテストデータを保存する前記制御回路によって制御され、ディスプレイは、前記メモリから前記制御回路によって取り出されたテストデータを表示するように適応され、本方法は、前記制御回路に前記メモリにテストデータを保存する前に前記テストサンプルから受けたテストデータを圧縮するコンプレッサを駆動させるステップを含むロジックアナライザデータ処理方法。
（もっと読む）

現在のリアルタイム・デバッグ・システムにおいて、デバッグ・メッセージが、制限された帯域幅のポート（１８）を介して集積回路（１０）から外部の開発システム（２５）へ送信される。メッセージを発生することが可能である多重バス・マスタ（１１，１２）及び／又は多重バス（１６）が集積回路（１０）に更に一層高密度に詰め込まれるようになるにつれ、当該制限された帯域幅ポート（１８）が集積回路（１０）から外部の開発システム（２５）へ送信されることになるデバッグ・メッセージの量を十分にサポートすることが益々難しくなりつつある。帯域幅を著しく改善するため、複数のマスク（７０，８０，９０，１００，１１０，１２０，１３０，１４０，１５０）及びマスキング回路（３６）を用いて、デバッグ・メッセージ（４０，５０）の一部（４１−４５，５１−５５）を選択的にマスキングする。
（もっと読む）