【課題】複数の電源のうち何れかの電源が瞬断したときに、確実に回路全体をリセットすること。
【解決手段】電源Ｖ１に瞬断が発生すると、リセット信号ＲＳＴＮ１がローレベルになりメイン回路１０は動作が停止する。ＡＮＤ回路２２はローレベルの信号ＳＬＰ＿ＲＳＴＮを出力する。信号ＳＬＰ＿ＲＳＴＮがローレベルになると、省エネ回路２０は動作を停止し、記憶部２０１の記憶内容もリセットする。電源Ｖ１が復帰すると、リセット信号ＲＳＴＮ１はハイレベルになり、メイン回路１０は信号ＢＯＯＴＣＴＬＩを出力する。省エネ回路２０は記憶部２０１の記憶内容が初期状態であるため、信号ＢＯＯＴＣＴＬＯをループバックすると共に、記憶部２０１の記憶内容を起動処理済みであることを示す内容に書き換える。メイン回路１０は、この信号ＢＯＯＴＣＴＬＯを受け取ると、省エネ回路２０に対して起動処理を実行する。 （もっと読む）

【課題】リセット対象部を良好にリセットさせる。
【解決手段】実施形態のリセット回路および電子機器は、入力部と、リセット部と、を備える。前記入力部には、ＢＩＯＳを実行する実行部を有するリセット対象部に設けられた異常検出部から出力された異常検出信号が入力される。前記リセット部は、前記入力部に前記異常検出信号が入力された場合、前記リセット対象部をリセットさせる。 （もっと読む）

【課題】電子機器装置において、電源供給が瞬間的に断たれたときに、マイコンが異常状態にならないようにする。
【解決手段】電子機器装置１は、マイコン６と、リセットＩＣ７と、電圧低下回路８とを備える。マイコン６は、ハイレベルの信号が入力されている状態からローレベルの信号が入力される状態に変化すると、動作をリセットし、ローレベルの信号が入力されている状態からハイレベルの信号が入力される状態に変化すると、起動処理を実行し、その後、通常処理を実行する。リセットＩＣ７は、所定電圧値未満の電圧が入力されているときには、マイコン６にローレベルの信号を入力し、所定電圧値以上の電圧が入力されているときには、マイコン６にハイレベルの信号を入力する。電圧低下回路８は、商用ＡＣ電源１０から電子機器装置１への電源供給が瞬間的に断たれたときに、リセットＩＣ７に入力される電圧を一時的に所定電圧値未満に低下させる。 （もっと読む）

【課題】ＰＯＲ／ＬＶＤ検出回路によるリセット信号の外部出力と外部リセット信号の入力を同一端子で兼用でき、外部出力するリセット信号が外部からのリセット信号の入力系に回り込むことを抑制する。
【解決手段】リセット信号の外部出力と外部からのリセット信号の入力に外部リセット端子（ＲＥＳＩＯＮ）を兼用させ、電源電圧の安定状態では外部リセット端子からのリセット入力を許可し、検出回路（３）により電源電圧の投入又は電源電圧のレベル低下のリセット要因を検知したときはその検出信号を利用して、入出力バッファ（４）にリセット信号を外部リセット端子に出力させると共に入出力バッファからその入力経路への当該リセット信号の回り込みをマスクする制御を行う、リセットコントローラ（１０）を採用する。外部へのリセット信号の出力より早く前記マスクを行い、マスク期間は、リセット指示から解除までの期間よりも長い期間とする。 （もっと読む）

【課題】 電源が遮断された場合に、揮発性の記憶装置内のデータを不揮発性の記憶装置に退避させ、リセット処理を行うことができる電子機器を提供することを目的とする。
【解決手段】 電源遮断時に電源電圧Ｖｄｄが閾値電圧Ｖ_１以下になれば第１リセット信号を出力するリセット生成部１０１と、電源電圧Ｖｄｄが閾値電圧Ｖ_１より低い閾値電圧Ｖ_２以下になると第２リセット信号を出力するリセット生成部２０１と、第１リセット信号の出力の終了に基づいて、復帰時リセット信号を出力する復帰時リセット生成部１０３を設ける。データの退避を行う退避部２０３は、第１リセット信号によりデータの退避を開始し、第２リセット信号に基づいてリセットされる。また、退避部２０３は復帰時リセット信号に基づいてリセットされるので、電源電圧Ｖｄｄが電圧Ｖ１以下になれば、データの退避部２０３はリセットされることになり、低電圧状態による異常動作を防止できる。 （もっと読む）

【課題】ＳＤカード等のカード型メモリに対する不要な初期化処理を行わないように制御することが可能な通信制御装置を提供する。
【解決手段】カード型メモリ（５）との間のインターフェイスを制御する通信制御装置であって、第１の条件のリセット処理（例えば、電源リセット）が行われた場合には、カード型メモリ（５）の初期化を行い、第２の条件のリセット処理（例えば、省エネリセット）が行われた場合には、カード型メモリ（５）の初期化を行わないことを特徴とする。 （もっと読む）

【課題】大容量のコンデンサを使用することなく、電源の瞬断が発生した場合に制御回路の誤動作を防止できる電子回路を提供する。
【解決手段】シーケンサ８の動作用電源を、主電源ＶＤＤからダイオード６を介して充電されているコンデンサ７より供給し、クロック生成回路１には、主電源ＶＤＤを供給して動作させ、シーケンサ８に対してはレベルシフト回路２によりクロック信号のレベルをシフトさせて出力する。そして、低電圧検出回路５が主電源電圧が検出閾値ＶＰＯＲ１よりも低下したことを検出すると、レベルシフト回路２は、シーケンサ８に対するクロック信号の供給を停止する。 （もっと読む）

【課題】ＣＰＵシステムが正常に動作するまで、連続でリセット信号を出力することにより、システムの誤動作を解消したシステムリセット回路を提供する。
【解決手段】ロジックシステム１に供給される電源２の投入、電圧低下を監視する電源監視回路３と、ＣＰＵ４の動作を監視するウォッチドッグタイマー回路５とを有する。電源監視回路３からは、電源投入、電圧低下時にリセット信号が出力される。ウォッチドッグタイマー回路５は、ＣＰＵ４の動作を監視し、ＣＰＵの異常時には、ＣＰＵ４が正常に動作するまでの間、連続的にロジックシステム１に対してリセット信号を出力するので、ＣＰＵ４がリセット状態から正常に立ち上がるまでの間、ロジックシステム１が起動されることがなく、そのリセット状態が継続する。 （もっと読む）

【課題】 ２つのＣＰＵを備える電子制御ユニットのリセット回路において、ＣＰＵのリセットの原因を判別できるようにする。
【解決手段】 メインリセット発生部１３は電源回路１５出力の電圧低下検知時とメインＣＰＵからのＷＤＴ信号監視による暴走検知時とで異なるパルス幅のリセット信号ＲＳａを出力する。サブリセット発生部１４も電源の低電圧検知機能を有する。メインリセット発生部１３における低電圧検知用の閾値Ｖｔｈａはサブリセット発生部１４における低電圧検知用の閾値Ｖｔｈｂよりも高く設定され、電源の電圧低下はまずメインリセット発生部１３が検知してメインＣＰＵ１１をリセットする。サブリセット発生部１４はメインリセット発生部１３が出力したリセット信号ＲＳａを監視して、そのパルス幅に基づいてリセットの原因が電源の電圧低下であるかメインＣＰＵ１１の暴走であるかを判別する。 （もっと読む）

【課題】 半導体装置の耐放射線を向上すると共に、半導体装置への汎用部品の採用を可能にした半導体装置のシングルイベント補償回路を提供する。
【解決手段】 放射線環境下で使用される半導体装置１０のシングルイベント補償回路において、半導体装置１０におけるシングルイベントの発生を検出する検知手段３、５を備え、当該検知手段３、５の検出結果により半導体装置１０の電源２をオフ／オンする。シングルイベント発生時に半導体装置１０への電源供給をオフ／オンすることにより、半導体装置１０に搭載されるＣＰＵ等のＩＣチップをリセットすることができ、これによりシングルイベントにより喪失した装置機能を復帰させることができる。 （もっと読む）

【課題】 電源電圧が低下した場合に、内部回路の誤動作を正確に検知して確実にリセット信号を生成することが可能な半導体集積回路を提供する。
【解決手段】 モニタ用ラッチ回路４ａ，４ｂ，・・・は、周辺回路に含まれるラッチ回路と同等の構成を有する。瞬停時において、電源電位ＶＣＣが低下してモニタ用ラッチ回路４ａ，４ｂ，・・・のうちのいずれかの保持データが反転すると、誤動作検出回路３からの副リセット信号／ＰＯＲ２が活性化レベルの「Ｌ」レベルにされ、論理回路２からのリセット信号／ＰＯＲ３が活性化レベルの「Ｌ」レベルにされる。したがって、周辺回路の誤動作を正確に検知して確実にリセット信号を生成することが可能となる。 （もっと読む）

【課題】 複数のマイコンのＰＯＣ動作を一つのＰＯＣ回路により一括して確実に行う複数のマイコンのパワーオンクリア動作の制御方法を提供する。
【解決手段】 パワーオンクリア信号出力部１Ｃの制御を行うマスタマイコン１と、パワーオンクリア信号出力部１Ｃの制御を行わないスレーブマイコン２〜Ｎとを備えた電子回路において、電子回路の電源電圧が所定値以下となった後に該所定値以上になった際は、パワーオンクリア信号出力部１Ｃが出力したパワーオンクリア信号によりマスタマイコン１とスレーブマイコン２〜Ｎがパワーオンクリア動作を行う一方、パワーオンクリア動作が終了した際は、スレーブマイコン２〜Ｎはマスタマイコン１に動作開始信号を出力し、マスタマイコン１はスレーブマイコン２〜Ｎすべてから動作開始信号を受け取った場合にパワーオンクリア信号出力部１Ｃにパワーオンクリア信号を停止するクリア信号を出力する。 （もっと読む）

【課題】 リセットシーケンスを電源ＯＮ時および電源ＯＦＦ時において確実に守ることができるリセット回路を提供する。
【解決手段】 リセットＩＣ２は、電源端子Ｖｄｄへ電源Ｖ１が加えられた時、一定時間ｔ１の間第１のリセット信号Ｒ１を出力した後リセットを解除し、電源端子Ｖｄｄの電源Ｖ１がＯＦＦとされた時リセット信号を”Ｌ”レベルとする。第２のリセットＩＣ９は、電源端子Ｖｄｄへ電源Ｖ２が加えられた時、一定時間ｔ２の間第２のリセット信号Ｒ２を出力した後リセットを解除し、電源端子Ｖｄｄの電源がＯＦＦとされた時、リセット信号Ｒ２を”Ｌ”レベルとする。トランジスタ５、８は、第１のリセット信号Ｒ１のリセット状態が解除された時、第２の電源Ｖ２を第２のリセットＩＣ９に加える。 （もっと読む）

【課題】 停電などの瞬断でハードディスクの動作中にハードディスクの電源が止まってしまうとハードディスクの記憶領域が壊れてしまう。
【解決手段】 停電時にはハードディスクの書き込みを終了させる最小構成の電源をバックアップしハードディスクのライトアクセス時のエラーを防止する。 （もっと読む）

【課題】 電源スイッチにトグルスイッチを用いた電子機器において、或る回路の異常でCPUのハードウェアリセットがかかった場合、異常回路を確実に停止させ得るようにする。
【解決手段】 ユーザが電源スイッチ（トグルスイッチ）１０４をターンオフした時、CPU１１２は、主電源回路１０２がターンオフする前に、起動判定フラグ１２８を値０にリセットしてEEPROM１２６に格納する。その後、主電源回路１０２がターンオンしてCPU１１２が起動する時、CPU１１２はEEPROM１２６内の起動判定フラグ１２８を調べ、その値０であれば、それを値１に変更してプリンタ１００を正常に起動し、そうでなければ、エラー表示をして、ハードウェアリセットの原因となる所定回路を停止させる。これにより、回路異常でハードウェアリセットがかかった場合、電源スイッチがオンのままでも通常起動が回避される。 （もっと読む）

パーソナル・コンピュータ・アセンブリ（マザーボード）、データを格納するメモリ、印加された電力の損失を検出する手段、及び当該検出する手段に応答して、パーソナル・コンピュータのプロセッサ及びメモリによるデータ転送を禁止する手段を備えるコンピュータ・システムである。本発明に従って、メモリは、不揮発性メモリを備え、そして当該禁止する手段が、信号をメモリに印加して、メモリのデータ転送動作を禁止する。印加された電力の損失を検出する手段が、稼動している電力をパーソナル・コンピュータ・アセンブリに供給するための電源の電力幹線接続における損失を検出する。機械制御装置は、本発明に従ったコンピュータ・システムを備える。
（もっと読む）

【課題】 省エネモード中にメイン制御基板の電源をオフにしつつ他の制御基板にはリセットがかからない電気機器において、特別な制御用構成部品を新たに設けずに済む機器を提供することにある。
【解決手段】 この画像形成装置１は、節電のための省エネモードによる制御が可能な機器であって、電源部３と、エンジンＰＣＢ５と、画像処理ＰＣＢ９とを備えている。エンジンＰＣＢ５は、エンジン部の制御を行う。画像処理ＰＣＢ９は、エンジンＰＣＢ５に接続され、画像形成部の制御を行うとともに、省エネモードに移行する際に電源部３のエンジンＰＣＢ５への電源供給を停止するための電源オフ信号を出力し、電源オフ信号によって自身がリセットされるのを防止するための電源オフリセット防止回路３２を有する。 （もっと読む）