【課題】プログラム等の変更をする際の誤った設定による誤動作を防止することができる集積回路装置等を提供する。
【解決手段】集積回路装置１００は、１又は複数のモード設定端子１０２と、通常プログラムを記憶するＲＯＭ１３０と、電源投入時において１又は複数のモード設定端子１０２により起動モードが設定されたとき、通常プログラムの少なくとも一部を修正プログラムに置き換えるための記憶エリアを有するＲＡＭ１３０と、起動モードから通常モードに変更された後、ＲＡＭ１３０に記憶され、通常プログラムの少なくとも一部に置き換えられた修正プログラムを実行するＣＰＵ１２０とを含む。 （もっと読む）

【課題】書き換え不能なメモリに格納した割り込み処理プログラムを変更できることを目的とする。
【解決手段】複数種類の割り込みで処理する複数のプログラムのアドレスをベクタ毎に格納した第１割り込みベクタテーブルと、第１割り込みベクタテーブルの各ベクタの示すアドレスに処理プログラムを格納する領域とを第１メモリ１３に設け、第１割り込みベクタテーブルと同一内容の第２割り込みベクタテーブルを第２メモリ１４に設け、第１割り込みベクタテーブルをアクセスするアドレスを第２割り込みベクタテーブルをアクセスするアドレスに変換するアドレス変換手段２２を有し、外部機器３０から供給される命令により、第２割り込みベクタテーブルの任意ベクタのアドレスと任意ベクタの示すアドレスに格納する処理プログラムとを第２メモリ１４に書き込む書き込み手段４３を有する。 （もっと読む）

【課題】プログラムをメモリに転送して動作させるマイクロプロセッサでは、通常動作と特殊動作で使用するメモリの容量が異なるが、メモリ全体に電力を供給していたので、消費電力が増大するという課題があった。本発明ではメモリの消費電力を低減することができるマイクロプロセッサを提供することを目的にする。
【解決手段】メモリを独立して電源が供給できる複数のメモリ領域に分割し、使用するメモリ領域にのみ電源を供給するようにした。マイクロプロセッサの消費電力を低減できる。 （もっと読む）

【課題】ＲＯＭに試験用プログラムを記憶させることができない場合にも初期動作の試験が可能な半導体装置の実現。
【解決手段】ＣＰＵコア11と、ＲＯＭ13と、ＲＡＭ14と、アドレス信号をデコードして、ＲＯＭまたはＲＡＭの選択信号を発生するＲＯＭ／ＲＡＭ選択アドレスデコーダ15と、スタンバイ制御回路19と、ＲＡＭ、ＲＯＭ／ＲＡＭ選択アドレスデコーダおよびスタンバイ制御回路の電源を、通常電源とバックアップ電源の間で切り替えるバックアップ電源切換機構と、を備え、スタンバイ制御回路は、スタンバイモードから通常動作状態に変化すると、ＣＰＵコアがＲＯＭの替わりにＲＡＭをアクセスするように、ＲＯＭ／ＲＡＭ選択アドレスデコーダを設定可能であり、ＣＰＵコアがＲＡＭに記憶された初期動作プログラムにしたがって起動動作を実行可能である。 （もっと読む）

【課題】デバッグ機能等の複雑な機能を搭載することなく、自動的に短時間で異常原因を検出可能なＭＰＵを提供する。
【解決手段】マイクロコントローラは、処理ユニットによるプログラムの実行開始を起点として、レジスタの格納情報が指定する期間が経過すると、処理ユニットにプログラムの実行を停止させるとともに、バッファにバス上の情報を格納させる制御ユニットと、バッファに格納した情報を外部に送信可能であると共に外部からの情報を受信可能である通信ユニットとを含み、処理ユニットは、通信ユニットにより外部から受信した情報とバッファに格納した情報とを比較し、該比較の結果に応じて、レジスタの格納情報を異なる期間を指定する情報に書き換えてプログラムの先頭からの実行を再度開始する動作、或いは、少なくともレジスタの格納情報を外部に出力する動作、の何れかを選択し実行する。 （もっと読む）

【課題】短時間で、マスクＲＯＭを備えたシングル・チップの半導体集積回路装置を製造すること。
【解決手段】第１の集積回路（１２）および第１のマスクＲＯＭ（１１）を有する第１の半導体集積回路基板（１０）とプログラマブルＲＯＭ（１５）とが搭載された第１の半導体集積回路装置（２０）の状態において、第１のマスクＲＯＭ（１１）が第１の内部バス（１３）から電気的に切り離された状態で、その第１の集積回路（１２）とプログラマブルＲＯＭ（１５）とを使用して決定された最終的なプログラムを、第１の半導体集積回路基板（１０）と実質的に同一構成の第２の半導体集積回路基板（１００）の第２のマスクＲＯＭ（１１０）に記憶することにより、最終製品としての第２の半導体集積回路装置（２００）を製造する。 （もっと読む）

【課題】携帯電子機器の電源が切れている場合であっても時計表示が可能であり、電源が入っている場合には携帯電子機器の表示装置として利用可能な時計表示を有する携帯電子機器を提供する。
【解決手段】サブＣＰＵ用電源６０は、メインＣＰＵ用電源７０によるメインＣＰＵ７２への電力供給が停止状態である場合であっても、サブＣＰＵ６２に電力供給を継続して時計表示状態を保持する。 （もっと読む）

【課題】サブチップが接続されない形態で完成状態のＥＣＵに搭載される場合には、制御用ソフトの不正書換を防止でき、サブチップが接続された形態で開発段階のＥＣＵに搭載される場合には、制御用ソフトの書き換えを効率的に実施可能なマイコンチップの提供。
【解決手段】ＥＣＵに搭載されるマイコンの本体チップ１には、ＥＣＵの開発段階において、キャリブレーション用チップ２が端子２２を介して接続される。そして、本体チップ１は、チップ２が接続されている場合に所定電圧になる端子２３を備える。更に本体チップ１では、ＥＣＵ外部のプログラム書換ツールからの書換要求を受けると、ＣＰＵ１２が、Ｉ／Ｏポート１６による端子２３の電圧判定レベルからチップ２の接続／非接続を判別し、接続と判別した場合は、ＥＣＵの種類に固有の認証用データが上記ツールから送信されてきたか否かを判定する認証処理を行わずに、制御用ソフトの書換処理を行う。 （もっと読む）

【課題】メモリへのデータ書き込み中に電源遮断が発生したか否かを確認できる電子機器制御装置を提供する。
【解決手段】電子機器制御装置２０の書き換え可能な不揮発性メモリ１９には、通常データ領域１９１と、書き込み開始データ領域１９２と、書き込み終了データ領域１９３と、書き込み中断データ領域１９４と、が備えられる。電子機器制御装置２０の制御手段１８は、起動時に、書き込み開始データ領域１９２及び書き込み終了データ領域１９３から読み出した２つのデータに基づいて、保存すべきデータの通常データ領域１９１への書き込み処理中に処理が中断されたことを示す書き込み中断データを書き込むか否かを判断する処理を行うと共に、前記書き込み中断データを書き込むと判断した場合に書き込み中断データ領域１９４に前記書き込み中断データを書き込む処理を行う。 （もっと読む）

【課題】本発明は、マップデータを処理しても、ハードＩＰの処理速度の低下を抑えることができる、半導体集積回路の提供を目的とする。
【解決手段】複数の処理ブロックのうちマップが適用されるマップ適用ブロックで、マップデータが格納されるレジスタにアクセスするハードＩＰ１１と、前記マップ適用ブロックで適用されるマップのマップデータを予め記憶する記憶装置４と、前記複数の処理ブロックのそれぞれが完了する毎に通知される通知情報と、ハードＩＰ１１による前記複数の処理ブロックの処理予定フローにおいて前記マップ適用ブロックで適用すべきマップを予め定めたマップ特定情報とに基づいて、前記通知情報が通知された後の前記マップ適用ブロックで必要なマップを予測する予測回路１０とを備え、予測回路１０によって予測されたマップのマップデータが、記憶装置４から前記レジスタに転送される、半導体集積回路。 （もっと読む）

【課題】フラッシュメモリを備えるマイクロコンピュータにおいて、識別情報の管理を容易にする。
【解決手段】本発明に係るシステム１は、フラッシュメモリ２１にユーザプログラムを含む情報を書き込むフラッシュプログラミング手段２と、ユーザプログラムを通信ネットワーク１５を介してユーザ側からホスト側に送信する第１のユーザプログラム送信手段３と、ユーザプログラムを受信するユーザプログラム受信手段４と、ユーザプログラムの識別を可能にするカスタムコードを採番するカスタムコード採番手段５と、カスタムコードを前記フラッシュプログラミング手段２に送信する第１のカスタムコード送信手段６と、カスタムコードを前記マイクロコンピュータ１１内において記憶するカスタムコード記憶手段７とを備える。 （もっと読む）

【課題】チップ面積の削減を図ることが可能なマイクロコンピュータを提供すること。
【解決手段】マイクロコンピュータは、ＣＰＵ１と複数のフラッシュメモリ２とを含む。複数のフラッシュメモリ２のそれぞれは、特殊領域または通常領域として割り当てられた領域２−１と、通常領域として割り当てられた領域２−２とを含む。ＣＰＵ１は、複数のフラッシュメモリ２のそれぞれに対して領域制御選択信号を出力して、領域２−１を特殊領域または通常領域のいずれかに設定する。したがって、特殊領域を持ったフラッシュメモリを１つだけにすることができ、チップ面積の削減を図ることが可能になる。 （もっと読む）

【課題】電子制御装置における書換可能不揮発性メモリ内のソフトウェアの書き換えを、確実に行うことができるようにする。
【解決手段】電子制御装置１では、マイコン３のフラッシュメモリ１７内のソフトウェアを書き換える場合には、チャージポンプ式の昇圧回路２７により、電源回路７からマイコン３への内部電源電圧ＶＤが昇圧されてフラッシュメモリ１７への書き換え用電圧ＶＰが生成される。また、過電流検出回路９が、電源回路７の出力電流を監視しており、その出力電流が過電流検出用の閾値以上になると、電源回路７において内部電源電圧ＶＤを出力する出力トランジスタを強制的にオフして、そのトランジスタを保護する。そして特に、この装置１では、ソフトウェアの書き換え時に、閾値切替回路１１が上記閾値を通常時よりも大きい値に変更する。このため、ソフトウェアの書き換え時に上記出力トランジスタがオフされてしまうことが防止される。 （もっと読む）

【課題】データ処理手段が記憶手段からのデータを読み込む際にデータの読み込みの衝突を避け、リセットの繰り返しを発生させないデータ処理制御方法及びデータ処理装置を提供する。
【解決手段】ＡＳＩＣ部１１におけるリセット信号を検知し、リセット信号を検知した場合、ＡＳＩＣ部１１からＳＤＲＡＭ１２に対してクロック信号を出力し、且つクロックイネーブル信号及びデータマスク制御信号をハイにして出力し、ＳＤＲＡＭ１２が、クロック信号、クロックイネーブル信号及びデータマスク制御信号を取得し、取得したクロック信号及びクロックイネーブル信号に基づいて所定時間を計測し、所定時間経過後に、データマスク制御信号に基づきＳＤＲＡＭ１２からのデータの出力を停止させ、リセット信号に基づきＡＳＩＣ部１１をリセットし、リセット後に再起動した場合には、ＦＬＡＳＨ１３からＡＳＩＣ部１１へプログラム情報を出力する。 （もっと読む）

【課題】不揮発性メモリの書換えが失敗した場合に、外部端子を介してモード切替えを行わずとも書換えプログラムを再起動できるマイクロコンピュータを提供する。
【解決手段】マイコンのＣＰＵが書換えプログラムを実行すると、最初にフラッシュメモリのＦＬＡＳＨステータス０をクリアしてから当該メモリの全領域の書換えを行ない、最後にＦＬＡＳＨステータス０に書換え完了コードを書込む。そして、ＣＰＵが判定プログラムを実行すると、最初にフラッシュメモリのＦＬＡＳＨステータス０を読出し（ステップＳ１）、そのデータが書換え完了コードに一致しない場合（「ＮＯ」）、ＣＰＵはＩＤステータス２＿１，２＿２の読出しデータが共にＩＤコードに一致することを確認すると（ステップＳ５，「ＹＥＳ」）、書換えプログラムを再度実行する。 （もっと読む）

【課題】ランダムアクセスによってリード・ライト可能な不揮発性記憶装置を、プログラム／データ兼用のメモリとして搭載した場合のセキュリティの向上を図る。
【解決手段】予め設定されたプログラムに基づく演算処理を可能とするＣＰＵ（１０３）と、このＣＰＵによるランダムアクセスによってリード・ライト可能な不揮発性記憶装置（１０１）とを含んで成るマイクロコンピュータ（１００）において、上記不揮発性記憶装置には、記憶領域の一部に不揮発保持が無効とされる領域を設ける。この領域を、秘密を保持すべきデータの格納用とすることにより、秘密を保持すべきデータが上記不揮発性記憶装置に不揮発保持されることが回避されるので、セキュリティの向上が達成される。 （もっと読む）

【課題】 パッケージの端子数の増加と、ベースチップのＩ／Ｏ領域の増加を抑制すること。
【解決手段】 マスクＲＯＭ領域と内部バス（１３）とを有する半導体集積回路基板（１０）と、この半導体集積回路基板上に積層され、複数のＲＯＭ接続端子(１５−１，１５−２)を持つプログラマブルＲＯＭ（１５）とを備えた半導体集積回路装置(２０)において、内部バスに接続された複数のバス接続端子（１３２−１，１３４−１）と複数のＲＯＭ接続端子とがそれぞれ電気的に接続されている。複数のバス接続端子は、半導体集積回路基板の外周に設けられて良いし、マスクＲＯＭ領域上に設けられても良いし、内部バス上に設けられても良い。この場合、複数のＲＯＭ接続端子と複数のバス接続端子とはワイヤボンディングによって電気的に接続される。 （もっと読む）

【課題】 短時間で、マスクＲＯＭを備えたシングル・チップの半導体集積回路装置を製造すること。
【解決手段】 第１のマスクＲＯＭ（１１）を有する第１の半導体集積回路基板（１０）とプログラマブルＲＯＭ（１５）とが搭載された第１の半導体集積回路装置（２０）の状態において、そのプログラマブルＲＯＭ（１５）を使用して決定された最終的なプログラムを、第１の半導体集積回路基板（１０）と実質的に同一構成の第２の半導体集積回路基板の第２のマスクＲＯＭに記憶することにより、最終製品としての第２の半導体集積回路装置を製造する。 （もっと読む）

【課題】マイコンの不具合を解析する場合、マイコンの端子の状態を維持しつつマイコンの内部状態を知ることで、マイコンの不具合を解析できるようにする。
【解決手段】ＲＯＭ２０に備えられたユーザプログラム２１が実行された状態で、外部からリセット制御部４１にＴＥＳＴ信号が入力されると、ユーザプログラム２１の処理に従ってＲＡＭ３０、機能ブロック部６０、外部出力ポート部５０に設定された値が維持されたまま、リセット制御部４１によってＣＰＵ１０のみがリセットされ、リセットされたＣＰＵ１０によってテストプログラム２２が実行される。そして、ＣＰＵ１０が解析支援プログラムを実行すると、ＲＡＭ３０等に設定された値を読み出し、読み出した値をテスト専用出力ポート部７１を介して外部に出力する。 （もっと読む）

【課題】 テスト専用端子、テスト兼用端子および対象機能ブロックを選択するデコード回路を不要とし、テストモードへの移行および機能ブロックのテストを容易に行う。
【解決手段】 予めマイクロプログラムＲＯＭ部１１に設定されたテスト用の命令コードが実行されると、プログラムの実行制御がテストモードメモリエリアブロック４１に移され、テストモードメモリエリアブロック４１に書き込まれている評価用プログラムにしたがって、アクセス制御部１２およびセレクタ回路２によってテスト対象とする機能ブロック３のテストが行われる。 （もっと読む）