【課題】セキュリティビットをオンにしてフラッシュＲＯＭを書き換え禁止にする手法はフラッシュＲＯＭの再書き込みができず、解除キーが入力されたときに書き換えを許可する手法は、解除キー入力の専用端子が必要になり、端子数が増加する。本発明は端子数が増加せず、かつ再書き込みができるマイクロプロセッサを提供することを目的とする。
【解決手段】リセット信号がアクティブになったときに解除キーを入力する端子を入力端子に設定し、この端子に印加されるデータと解除キーを比較し、リセット信号がインアクティブに変化したときにこの比較結果を保存して、この保存した信号でデバッグ部の動作の許可、禁止を制御した。解除キー入力端子をユーザが使用する汎用端子と兼用できる。 （もっと読む）

【課題】追加の高電圧回路の不便なしに高電圧集積回路の端子に機能性を追加する方法を開示する。
【解決手段】特典は追加の端子の犠牲なしに集積回路の試験、トリミング・パラメータ、または他の目的で代替動作モードを選択することができることである。一実施形態において、普通の低電圧回路が、通常高電圧に曝される端子の電圧をモニタリングする。簡単な電圧検出器と通常のラッチの構成により、集積回路が意図された用途にないときには試験とトリミング・モードに容易に入ることができるが、集積回路が意図された用途で動作しているときには試験とトリミング・モードに入ることが禁止される。 （もっと読む）

【課題】車両用電子制御装置（以下、ＥＣＵ）に用いられると共に、他の半導体チップが内部のバスに接続可能なマイコンチップにおいて、その半導体チップが接続されない使用形態での消費電流を低減する。
【解決手段】ＥＣＵに用いられるマイコンの本体チップ１は、車両及びＥＣＵの開発時においては、内部のバス１１にキャリブレーション用チップ２が接続端子２２を介して接続されるが、車両及びＥＣＵの量産時には、上記チップ２が接続されずに使用される。このため、本体チップ１において、接続端子２２につながるバス１１の信号線へ信号を出力するための少なくとも１つの出力回路４３は、それの信号出力能力が、入力端子Ｘ１〜Ｘ３から与えられる制御信号Ｓ１〜Ｓ３によって変わるように構成されている。このため、上記チップ２が接続されない場合には、バス１１の信号線への信号出力能力を小さくして消費電流を低減できる。 （もっと読む）

【課題】ＲＣ発振器の周波数変動が大きい場合やＲＣ発振器の周波数とＵＡＲＴの通信速度が近い場合であっても、スタンバイ状態にあるマイクロコントローラを正常に起動させることができるようにする。
【解決手段】ＵＡＲＴ機能とスタンバイ機能を有するマイクロコントローラ１を備え、該マイクロコントローラがスタンバイ状態のとき該マイクロコントローラ用のＣＰＵクロック発振器３が動作を停止するコンピュータ装置において、マイクロコントローラ１がスタンバイ状態のときＵＡＲＴによるＵＡＲＴ起動信号を受信すると割込み信号ＩＮＴＵを生成するＵＡＲＴ起動回路１０を備え、該割込み信号ＩＮＴＵによりＣＰＵクロック発振器３が動作を開始するとともにマイクロコントローラ１が通常動作に復帰する。 （もっと読む）

【課題】安価なマイクロコンピュータであっても、ノイズの発生による影響を回避して、適切なタイミングで信号の変換入力が可能な演算処理装置を提供する。
【解決手段】信号端子ＡＦ＋に入力された信号を変換指令に基づいてＡ／Ｄ変換するＡ／Ｄ変換部３１ａと、Ａ／Ｄ変換された信号データを入力し、信号データと閾値を比較して、その結果に基づいて所定の制御信号を出力する信号出力部３１ｂと、信号データに基づいて閾値を調整する閾値算出部３１ｃを備え、信号出力部３１ｂはＡ／Ｄ変換された信号データを入力した後、制御信号Ｓ２を出力する前に、Ａ／Ｄ変換部３１ａに次のＡ／Ｄ変換のための変換指令を出力する。 （もっと読む）

【課題】割り込み処理の影響を受けずに、出力データをビット単位に切り替え可能なポート回路、マイクロコンピュータ、及びデータの出力方法を提供することにある。
【解決手段】本発明による出力ポート回路３は、複数の出力バッファ２４への出力データを保持する複数の第１保持回路２２と、複数の第１保持回路２２へ出力すべきデータを保持する複数の第２保持回路２０と、複数の第２保持回路２０の出力データが複数の第１保持回路２２に取り込まれるか否かを個別に設定するビットパタンデータを保持する複数の第３保持回路２１とを具備する。複数の第２保持回路２０へのデータ入力と複数の第３保持回路２１へのデータ入力とは同一タイミングで制御される。 （もっと読む）

【課題】マイコンを監視する監視ＩＣを備えた電子制御装置（ＥＣＵ）にて、マイコンが、異常時に実施すべき異常時処理をより確実に実行できるようにする。
【解決手段】監視ＩＣ１０によりマイコン２０の動作を監視すると共に、監視ＩＣ１０は、マイコン２０の異常を検出すると、そのマイコン２０にフェールセーフ信号（ＦＳＩＮＩＴ）を出力する。ＦＳＩＮＩＴは、マイコン２０において、マスク不可割込を発生させるためのＮＭＩ端子に入力され、これにより、マイコン２０においてマスク不可割込が発生する。監視ＩＣ１０がマイコン２０の異常を検出するため、マイコン２０の異常の種類に関係なく、より確実に異常が検出されると共に、マイコン２０においてマスク不可割込が確実に発生する。マイコン２０は、このマスク不可割込で異常時処理を実行するようになっており、このため、異常時処理が確実に実行される。 （もっと読む）

【課題】回路の簡易化及びデータ入出力のタイミングの自由度を高くすることができる半導体集積回路装置を提供する。
【解決手段】ＩＯコンフィグレーション・ブロック１０４は、入力グループＰＯＲＴ−Ａを外部ピンの先頭にピン番号の正順に割り当て、出力グループＰＯＲＴ−Ｂを外部ピンの後尾にピン番号の逆順に割り当て、余った外部ピンにその他の機能グループＯＰＴＩＯＮの信号を割り当て、その他の機能グループＯＰＴＩＯＮの信号より入力グループＰＯＲＴ−Ａの信号を優先して割り当てる。 （もっと読む）

【課題】マルチコア方式の半導体装置では、ＣＰＵ単体の消費電力は低減されるが、ＣＰＵ−ＣＰＵ間などのデータ・バスにおける消費電力が増大する。
【解決手段】データ送信に無線信号のバックスキャッタ方式を用いる複数のＣＰＵと、ＣＰＵ−ＣＰＵ間などのデータ送受信を仲介するルータ回路と、スレッドのスケジューリング機能を有するスレッド回路と、を有することで、低消費電力で高演算能力の半導体装置を安価に提供することができる。 （もっと読む）

【課題】本発明はＣＰＵまたはＤＳＰを含むＤＳＰコアを備えバスコントローラを介して外部バスと接続され，外部バスに接続された外部装置に対してリードアクセスを行うプロセッサに関し，外部デバイスにリードアクセスを行う際のウエイト時間を短縮して処理能率を向上することを目的とする。
【解決手段】プロセッサ内の外部バスに接続するバスコントローラとＤＳＰコアの間に外部装置に対するリードアクセスのためのリードバッファを設け，リードバッファにリードアドレスとリードデータのレジスタとフラグを設け，フラグは外部バスへの読出しアクセスによりセットされ，リードが完了するとリセットされ，リードバッファはＤＳＰコアからのアドレスのライトアクセスを受け取ると外部バスに対してリードアドレスによりリードアクセスを実行すると共にフラグをセットし，リードデータを受け取るとフラグをリセットしてリード完了を表すよう構成する。 （もっと読む）

【課題】セキュリティ解除に用いるプログラムが更新された場合においても、煩雑な作業なしに、デバッグを開始するためのセキュリティ解除を行うこと。
【解決手段】本発明にかかるマイクロコンピュータは、複数の格納領域を備えプログラムが前記複数の格納領域に分散して格納される不揮発性メモリ２０３と、プログラムを実行する中央演算処理装置２７０とを有するマイクロコンピュータ２０１であって、プログラムのデバッグを行うために使用するデバッグ用装置６００を接続するためのデバッグ用端子と、複数の格納領域の各々に対応付けられた複数のデバッグ機能設定値を格納するデバッグ機能設定用メモリ２０６と、デバッグ機能設定値に基づいて選択される格納領域に格納されたプログラムの一部とデバッグ用端子から入力されるデータとを比較し、当該比較の結果に基づいて、外部からのアクセスの許否を判断するデバッグ判断部２６０とを備える。 （もっと読む）

【課題】外部からの制御を全く必要としないで単体でも機能する完全自立形の基本モジュールを複数組み合わせて別の機能を発揮するＩＰコアを構成することができる基本モジュール及びＩＰコアを提供する。
【解決手段】本発明は、他のＩＰコアとの間で通信データを運ぶデータバス１２に対してデータの入出力を司るＩ／Ｏインタフェース１５と、所定の演算処理を実行するモジュール機能本体１６と、同一ＩＰコア内の他のＩＰコアモジュールとの間で所定のフォーマットのデータを運ぶシステム内バス１４に対してデータの入出力を司るモジュール間インタフェース１７と、Ｉ／Ｏインタフェース、モジュール機能本体、モジュール間インタフェースを統括制御するコントローラ１８とを備えた基本モジュールを特徴とする。 （もっと読む）

【課題】 パッケージの端子数の増加と、ベースチップのＩ／Ｏ領域の増加を抑制すること。
【解決手段】 マスクＲＯＭ領域と内部バス（１３）とを有する半導体集積回路基板（１０）と、この半導体集積回路基板上に積層され、複数のＲＯＭ接続端子(１５−１，１５−２)を持つプログラマブルＲＯＭ（１５）とを備えた半導体集積回路装置(２０)において、内部バスに接続された複数のバス接続端子（１３２−１，１３４−１）と複数のＲＯＭ接続端子とがそれぞれ電気的に接続されている。複数のバス接続端子は、半導体集積回路基板の外周に設けられて良いし、マスクＲＯＭ領域上に設けられても良いし、内部バス上に設けられても良い。この場合、複数のＲＯＭ接続端子と複数のバス接続端子とはワイヤボンディングによって電気的に接続される。 （もっと読む）

【課題】信号が入力される端子数を抑えることができ、かつ消費電流を低減させることのできるマイクロコンピュータ、及びそのマイクロコンピュータを備えた電子制御装置を提供する。
【解決手段】マイコン２に異常が生じるか、或いはＩＧＳＷ５がオフ状態となると、リセット信号出力部８４からアクティブレベルのリセット信号がマイコン２のリセット端子１０に入力される。すると、マイコン２では、リセット端子１０から、アクティブレベルのオフ指令信号がスイッチＳＷ１，ＳＷ２に出力され、接続状態が切り換えられる。ＳＷ２が切り換えられると、ＣＰＵ４０の動作クロックが、発振回路２８が生成するメインクロックからオンチップオシレータ３０が生成するサブクロックに切り換えられ、スイッチＳＷ１が切り換えられると、発振部２０と振動子２６との接続が遮断され、発振回路２８が動作を停止する。このため、消費電流が低減される。 （もっと読む）

【課題】多数の割込によるデータ転送および使用者毎の固有の処理を可能とし、かつ処理効率が向上できる半導体集積回路装置、さらにこの半導体集積回路装置のデバック効率の向上が可能なエミュレータを提供する。
【解決手段】シングルチップマイクロコンピュータであって、ＣＰＵ１／２、ＲＯＭ１／２、ＲＡＭ１／２、ＲＡＭＰ、タイマ、パルス出力回路、ＳＣＩ、Ａ／Ｄ変換器、ＩＯＰ０〜ＩＯＰ１１、割込コントローラ、バスコントローラ、クロック発振器の機能ブロックから構成され、これらの機能ブロックは、ＣＰＵ１，ＲＯＭ１およびＲＡＭ１がＩＡＢ１，ＩＤＢ１、ＣＰＵ２，ＲＯＭ２およびＲＡＭ２がＩＡＢ２，ＩＤＢ２、ＲＡＭＰがＰＡＢ，ＰＤＢに接続され、このＩＡＢ１，ＩＡＢ２およびＰＡＢと、ＩＤＢ１，ＩＤＢ２およびＰＤＢとの独立したインタフェースによってＣＰＵ１とＣＰＵ２が並列に動作可能となっている。 （もっと読む）

【課題】複数のＣＰＵが設けられた半導体集積回路装置において、Ｉ／Ｏ端子の機能割り付けを管理することにより、Ｉ／Ｏ端子数を削減する。
【解決手段】接続決定部６は、各々の外部端子として設けられるＩ／Ｏ端子ＣＰＯＲＴ０〜ＣＰＯＲＴ２３の接続先を、機能選択レジスタ７に設定された機能設定データにより、選択して切り換える。たとえば、Ｉ／Ｏ端子ＣＰＯＲＴ０に対応する機能選択レジスタ７の機能設定データが’０’の場合には、Ｉ／Ｏ端子ＣＰＯＲＴ０がＣＰＵ２に管理される内部汎用入力ポートＩＰＯＲＴ４に接続される。Ｉ／Ｏ端子ＣＰＯＲＴ０に対応する機能選択レジスタ７の機能設定データが’１’の場合には、Ｉ／Ｏ端子ＣＰＯＲＴ０が内部汎用入力ポートＧＰＩ４に接続される。このように、Ｉ／Ｏ端子の接続先を予め設定した２つの機能から選択する。 （もっと読む）

【課題】 ソフトウェア熱プロファイルの分析生成のためにコンピュータによって実施する方法、データ処理システム、およびコンピュータ使用可能コードを提供する。
【解決手段】 熱プロファイルを生成するために、１セットのプロセッサによってプログラムを実行するために１セットの命令ストリームを分析して、分析情報を作成する。分析情報に基づいて温熱指数を生成する。 （もっと読む）

【課題】 複数のマイコンのＰＯＣ動作を一つのＰＯＣ回路により一括して確実に行う複数のマイコンのパワーオンクリア動作の制御方法を提供する。
【解決手段】 パワーオンクリア信号出力部１Ｃの制御を行うマスタマイコン１と、パワーオンクリア信号出力部１Ｃの制御を行わないスレーブマイコン２〜Ｎとを備えた電子回路において、電子回路の電源電圧が所定値以下となった後に該所定値以上になった際は、パワーオンクリア信号出力部１Ｃが出力したパワーオンクリア信号によりマスタマイコン１とスレーブマイコン２〜Ｎがパワーオンクリア動作を行う一方、パワーオンクリア動作が終了した際は、スレーブマイコン２〜Ｎはマスタマイコン１に動作開始信号を出力し、マスタマイコン１はスレーブマイコン２〜Ｎすべてから動作開始信号を受け取った場合にパワーオンクリア信号出力部１Ｃにパワーオンクリア信号を停止するクリア信号を出力する。 （もっと読む）

【課題】データ解析結果をフィードバックさせてより精度の高い解析処理を可能とする集積回路装置、マイクロコンピュータ、電子機器を提供すること。
【解決手段】本集積回路装置１０は、所与のパラメータ７０、７２、７４、７６、７８に基づき、センサ１００から受け取ったアナログ信号６０に対して所定の周波数帯域を抽出してデジタル変換を行いデジタル信号を出力するアナログ信号処理回路４０と、デジタル信号６２に基づき、デジタルデータ列が描く波形の特徴抽出を行う特徴抽出処理手段５０と、特徴情報６４を受け取り、予め用意されたパラメータ調整用アルゴリズム又はパラメータ調整用テーブルを用いて、アナログ信号処理回路の前記パラメータを調整するためのパラメータ調整値を演算するパラメータ調整値演算手段２０、３０とを含む。前記アナログ信号処理回路４０は、パラメータの調整値に基づき前記所与のパラメータの値をプログラマブルに調整する。 （もっと読む）