【課題】プログラム等の変更をする際の誤った設定による誤動作を防止することができる集積回路装置等を提供する。
【解決手段】集積回路装置１００は、１又は複数のモード設定端子１０２と、通常プログラムを記憶するＲＯＭ１３０と、電源投入時において１又は複数のモード設定端子１０２により起動モードが設定されたとき、通常プログラムの少なくとも一部を修正プログラムに置き換えるための記憶エリアを有するＲＡＭ１３０と、起動モードから通常モードに変更された後、ＲＡＭ１３０に記憶され、通常プログラムの少なくとも一部に置き換えられた修正プログラムを実行するＣＰＵ１２０とを含む。 （もっと読む）

【課題】ＳｉＰのチップ間を接続するための端子数が増加する。
【解決手段】パッケージ内部に第１の半導体チップと第２の半導体チップが集積される半導体集積回路であって、前記第１の半導体チップは、第１の通信部と、複数のアナログ回路とを備え、前記第２の半導体チップは、第２の通信部と、前記複数のアナログ回路の特性調整用データを格納するメモリ部とを備え、前記第１の通信部と前記第２の通信部とがシリアルデータ通信線で接続され、前記シリアルデータ線を経由して前記第１の半導体チップが備える複数のアナログ回路の特性調整用データをそれぞれ複数のアナログ回路に転送する半導体集積回路。 （もっと読む）

【課題】複数のＣＰＵコアを用いて構成される複数のシステムの中から異常状態のシステムを選択的にリセットするための技術を提供する。
【解決手段】マルチコアマイコン１の３つのＣＰＵコア１１〜１３を用いて構成される３つのシステムの中から、異常状態のシステムが異常監視部４０によって検出されると、異常状態のシステムを識別可能なリセット要求信号がリセット部５０によって出力される。そして、３つのシステムで静的に共有されるメモリ２０は、３つのシステムのそれぞれに割り当てられた３つの記憶領域２１〜２３のうち、リセット要求信号に基づき識別される異常状態のシステムに割り当てられた記憶領域がリセットされる。このため、正常なシステムによって利用されている記憶領域までリセットされないようにすることができる。 （もっと読む）

【課題】複数のＣＰＵコアを用いて構成される複数のシステムの中から異常状態のシステムを選択的にリセットするための技術を提供する。
【解決手段】マルチコアマイコン１の３つのＣＰＵコア１１〜１３を用いて構成される３つのシステムの中から、異常状態のシステムが異常監視部４０によって検出されると、異常状態のシステムを識別可能なリセット要求信号がリセット部５０によって出力される。そして、３つのシステムで動的に共有される周辺機能部３０は、周辺機能部３０を利用しているシステムと、リセット要求信号に基づき識別される異常状態のシステムが一致することを条件としてリセットされる。このため、周辺機能部３０が、正常なシステムによって利用されている状態においてリセットされないようにすることができる。 （もっと読む）

【課題】 ＭＰＵを用いることなく、ハードウェアリセットに依らなければ回復不可能な異常発生の際に、ハードウェアリセットを実施しシステムを回復する自動リセット回路を提供する。
【解決手段】 電源電圧確定回路５が、電源電圧確定信号１４を出力し、リセット信号出力手段２が、タイマー１から出力されるタイマー信号１１により起動してリセット信号１０を出力し、リセット信号出力制御手段４が、コンピュータ起動時に、リセット信号出力手段２を制御し、ファームウェア６が、リセット信号出力制御手段４を稼働させ、タイマー１の初期化とタイマー設定を行いタイマー信号１１を無効化し、割り込み検出回路７が、コンピュータ稼働中に、タイマー１の時間の経過により割り込み処理の実行を検出して出力した割り込みハンドラー起動信号１３を受けて、割り込みハンドラー６が起動し、タイマー１の初期化とタイマー設定を行い、タイマー信号１１を無効化する。 （もっと読む）

【課題】マイクロコンピュータの自己診断の実行時間を削減する。
【解決手段】リセット後の動作がホットスタートかコールドスタートかを判定する手段と、各機能ブロックで発生するエラーが他のどの機能ブロックへ影響があるのかの関連付け情報を保持し、通常動作時に発生したエラーがどのブロックで発生したエラーであるかを判定し、複数の機能ブロックからＢＩＳＴを実行する機能ブロックを選択する手段と、選択された機能ブロックのＢＩＳＴを実行する順序を関連付け情報に基づいて制御して、ＢＩＳＴの実行を指示する手段と、を備え、ホットスタートと判定された場合には、ＢＩＳＴを実行する機能ブロックを選択するとともに、選択した機能ブロックのＢＩＳＴを実行する順序を関連付け情報に基づいて制御してＢＩＳＴを実行し、コールドスタートと判定された場合には複数の機能ブロックのすべてのＢＩＳＴを実行する。 （もっと読む）

【課題】メモリカードに保存したマイコンのアプリケーション命令コードを読み出しを高速化する。
【解決手段】メインマイコンＬＳＩ１１００とカードホストＬＳＩ１２００とメモリカード１３００ａとがそれぞれ所定のカードバス仕様に準拠したカードバスの信号線ＣＤ１１１０ａ，ＣＤ１２００ａ及びクロック信号線ＣＫ１１１０ａ，ＣＫ１２００ａにより接続されている。ｂｏｏｔ検出回路１２４０のバススイッチ制御信号１２４０ａによりＩ／Ｏ回路１２５０ａ、１２５０ｂの制御方向をアプリケーション命令コードを読み出す方向に設定する。 （もっと読む）

【課題】外部からのリセット要求が入力されたとき、同期してリセット信号を出力するか、非同期でリセット信号を出力するかを、動作ステートに応じて適切に切り替えることができるようにする。
【解決手段】直列接続された複数の保持部を有するリセット要求保持部に外部からのリセット要求を保持し、リセット切替部が複数の保持部の出力のすべてを論理積演算して非同期リセット要求とするとともに複数の保持部の最終段の保持部の出力を同期リセット要求として非同期リセット要求と同期リセット要求を論理積演算して演算結果を出力するとともに、同期リセットモードでは非同期リセット要求をマスクし、リセット切替部での演算結果に基づいてリセット出力部よりリセット信号を出力する。 （もっと読む）

【課題】起動時に不揮発性メモリから意図しないデータが読み出されることによってマイクロプロセッサが誤動作するのを防止する。
【解決手段】マイクロプロセッサ１０Ａにおいて、不揮発性メモリ１２は、複数の回路ブロック１１，５１，５２の動作モードに対応する複数の設定データを記憶する。モード設定部１７は、出力指令１９に応答して不揮発性メモリ１２がデータバス１４に出力した複数のデータを取り込み、取り込んだ複数のデータに基づいて複数の回路ブロックの動作モードを設定する。データ保持部２１Ａは、データバス１４と接続され、出力指令１９に応答して不揮発性メモリ１２がデータバス１４に出力した複数のデータを取り込んで保持する。マイクロプロセッサ１０Ａは、データ保持部２１Ａに保持された複数のデータに基づいて、複数の設定データがモード設定部１７に正常に転送されたか否かを判定する。 （もっと読む）

【課題】セキュリティビットをオンにしてフラッシュＲＯＭを書き換え禁止にする手法はフラッシュＲＯＭの再書き込みができず、解除キーが入力されたときに書き換えを許可する手法は、解除キー入力の専用端子が必要になり、端子数が増加する。本発明は端子数が増加せず、かつ再書き込みができるマイクロプロセッサを提供することを目的とする。
【解決手段】リセット信号がアクティブになったときに解除キーを入力する端子を入力端子に設定し、この端子に印加されるデータと解除キーを比較し、リセット信号がインアクティブに変化したときにこの比較結果を保存して、この保存した信号でデバッグ部の動作の許可、禁止を制御した。解除キー入力端子をユーザが使用する汎用端子と兼用できる。 （もっと読む）

【課題】ランダムアクセスによってリード・ライト可能な不揮発性記憶装置を、プログラム／データ兼用のメモリとして搭載した場合のセキュリティの向上を図るための技術を提供する。
【解決手段】予め設定されたプログラムに基づく演算処理を可能とするＣＰＵ（１０３）と、上記ＣＰＵによるランダムアクセスによってリード・ライト可能な不揮発性記憶装置（１０１）と、を含むシングルチップマイクロコンピュータ（１００）である。上記不揮発性記憶装置は、記憶領域として上記プログラムが格納される不揮発保持領域とデータを格納可能な不揮発性保持無効化領域とを含む。リセット状態を示すリセット信号により、上記記憶領域のうち上記不揮発性保持無効化領域に対してライト動作を行うことで、上記不揮発性保持無効化領域のデータを消去する。 （もっと読む）

【課題】符号データ用バスを使用してイニシャルプログラムの書き込みを可能にすることで、ＩＰＬ用バスに対応する外部端子を省略する。
【解決手段】プログラムを格納可能なメモリ（１０２）と、上記メモリに格納されているプログラムを実行可能なＣＰＵ（１０１）と、データストリームを伝達可能な符号データ用バスに結合される第１外部端子（ＥＸ＿Ｄ、ＥＸ＿ＣＳ、ＥＸ＿ＷＥ、ＥＸ＿ＯＥ）とを含んで半導体装置（２１０）を形成する。上記半導体装置（２１０）には、上記第１外部端子を介して上記メモリにイニシャルプログラムを書き込むための動作を制御可能な制御回路（１０３）を設ける。この制御回路は、上記イニシャルプログラムを上記メモリに書き込むための書き込み用アドレス信号を生成する回路を含む。これにより、符号データ用バスを使用したイニシャルプログラムの書き込みが可能になるので、ＩＰＬ用バスが不要とされる。 （もっと読む）

【課題】複数の機能ブロックのうち１以上を選択し、当該選択した機能ブロックをリセットする半導体集積装置および半導体集積装置の制御方法を提供する。
【解決手段】本発明にかかる半導体集積回路２０は、クロック信号３５及びリセット信号３６が供給されることでリセットされる機能ブロック２４と、機能ブロック２４をリセットするリセット信号３６を出力するリセット信号出力部２１と、機能ブロック２４に供給するクロック信号３５を停止するクロックマスク回路２３と、クロックマスク回路２３を制御するクロックマスク制御回路２２を有する。 （もっと読む）

【課題】消費電流を低減させる。
【解決手段】半導体装置は、外部電源電圧より低い内部電圧を第１出力端子から定常的に出力する第１降圧回路、状態制御信号に応じて第１モードの時に内部電圧を第２出力端子から出力し、第２モードの時にＨＺにする第２降圧回路、第３モードの時に内部電圧を第３出力端子から出力し、第４モードの時にＨＺにする第３降圧回路、第５モードの時に内部電圧を第４出力端子から出力し、第６モードの時にＨＺにする第４降圧回路、第１内部回路、第２内部回路及びスイッチを備える。第１，第２出力端子は共通に平滑容量素子に接続される。第３，第４出力端子は共通に接続され、スイッチを介して容量素子に接続される。第１，第２出力端子から出力される内部電圧は、第１内部回路に供給される。第３，第４出力端子から出力される内部電圧は、第２内部回路に供給される。 （もっと読む）

【課題】マイクロコンピュータのＣＰＵが動作している間のマイクロコンピュータの異常を確実に監視することのできる電子制御装置、及び異常監視方法を提供する。
【解決手段】マイクロコンピュータ１１と、異常監視を許可または禁止する監視制御信号により異常監視が許可されているときに、マイクロコンピュータ１１から出力されるパルス信号に基づいてマイクロコンピュータ１１の異常を検出する異常監視回路１３とを備えている電子制御装置１０であって、マイクロコンピュータ１１のＣＰＵ１１１の動作を停止させる制御信号の出力状態に応じて監視制御信号の出力状態を切り替える監視制御回路１１４を、マイクロコンピュータ１１に備えている。 （もっと読む）

【課題】電池を装填した後に、電源がオン操作された場合にも、機器本体の起動処理を短い時間で実行する。
【解決手段】電源を機器本体と接続する電源接続部と、電源の機器本体との接続状態に移行させる電源接続動作が為されたか否かを判別する判別手段と、機器本体を非作動状態から作動状態に移行させる起動処理を実行するための操作を受け付ける起動受付手段と、機器本体への起動処理を実行させるために必要な起動情報を保持する不揮発性メモリと、揮発性メモリと、起動情報を不揮発性メモリから揮発性メモリに転送させる転送動作を実行する転送手段と、起動操作に応じて転送手段により揮発性メモリに転送された起動情報を用いて機器本体への起動処理を実行させる起動処理手段と、判別手段により電池装填動作が為されたと判別されると、転送動作を実行させる制御手段を備えることを特徴とする。 （もっと読む）

【課題】動作モードの指定を可能とする外部端子を電源端子あるいはグランド端子として十分に機能させることができ、しかも、当該外部端子の論理を外部から容易に切り替え可能にする。
【解決手段】内部回路（１０２〜１０７）と、グランドライン（２９）と、電源ライン（２８）と、上記内部回路の動作モードを指定可能な外部端子（２０，２１）と、電源スイッチ回路（１０１）とを設ける。上記電源スイッチ回路には、上記外部端子を電源ライン又はグランドラインに接続するための第１電源ドライバ（４０）と、上記第１電源ドライバよりも小さな駆動能力を有し、上記外部端子を電源ライン又はグランドラインに接続するための第２電源ドライバ（４１）とを設ける。上記内部回路のリセット期間中は上記第１電源ドライバの回路動作を禁止し、上記内部回路のリセット解除後に上記第１電源ドライバの回路動作を許可することで、上記課題を解決する。 （もっと読む）

【課題】スタンバイから通常動作に復帰する場合、誤動作する可能性がある。
【解決手段】本発明は、電源電圧が第１の電圧値以下のとき第１の検出信号を生成する第１の電圧検出回路と、電源電圧が第１の電圧値より低い第２の電圧値のとき第２の検出信号を生成する第２の電圧検出回路と、通常動作を行う通常動作モードと、通常動作よりも低消費電力動作するスタンバイモードを切り替える機能を有し、第１の検出信号が生成されると、通常動作モードからスタンバイモードに移行するための割り込み処理動作を行い、第２の検出信号が生成されると、割り込み処理動作に関わらず、スタンバイモードに移行する中央処理回路と、中央処理回路が、割り込み処理動作完了前に、スタンバイモードに移行したことを示す情報を記憶する第１の記憶回路と、を有するマイクロコントローラである。 （もっと読む）

【課題】システムリセット時の初期化処理において異常が発生しても、システムが起動しなくなることを回避する。
【解決手段】同じ機能を実現する複数の機能実現手段を有する制御装置であって、前記機能実現手段を切替により選択する切替手段を有し、起動時および異常発生後の再起動時に、前記切替手段は、複数の前記機能実現手段の中から使用対象となるべき機能実現手段を切替動作によって選択し、機能実現手段に異常があった場合、次回の起動時には異なる機能実現手段を選択することを特徴とする。上記の機能実現手段とは、制御装置が備えるマイクロコントローラが実行するプログラム、またはこのマイクロコントローラが備えるＣＰＵのコアである。 （もっと読む）

【課題】動作余裕度が非常に狭い場合でも、検出信号を確実に出力できる電圧低下検出回路を提供する。
【解決手段】電圧低下検出回路２１を、ピークホールド回路２２と、コンパレータ２３とで構成したので、リセット信号を出力するか否かの比較基準が常に電源電圧ＶＤＤのピークレベルとなるから、電源を供給する側の個体差が問題とならず、個体差のばらつきを吸収するためのマージンが不要となる。 （もっと読む）