【課題】 実装面積を抑えた上で、入力された要求の処理順序を効率的に組み替えることが可能なデータ処理装置を提供する。
【解決手段】 データ処理装置は、第１のクロック信号に同期して動作するインタフェース（１１）と、それとは異なる第２のクロック信号に同期して動作する記憶装置制御回路（１６）とを備え、第１及び第２のクロック信号の非同期クロック間において要求を受け渡すための非同期ＦＩＦＯ［優先度が高く先行する要求を追い越すことが可能な要求を格納するための第１の非同期ＦＩＦＯ（１３）、優先度が低く先行する要求を追い越すことが不可能な要求を格納するための第２の非同期ＦＩＦＯ（１４）］と、強制されるべきオーダー関係を管理するための情報を付与する書込み制御手段（１２）と、強制されるべきオーダー関係を考慮した上で効率的に処理順序を組み替える読出し制御手段（１５）とを有する。 （もっと読む）

【課題】特に業務用の高速印刷システムにおけるデータ処理部とエンジンコントローラ部の間のデータ転送において、個別の伝送路を用意することなく簡易な構成により保守用データの送受信を行える印刷システム及びデータ送受信制御プログラムを提供する。
【解決手段】本発明における印刷システムは、データ処理部とエンジンコントローラ部とを接続する１の伝送路と、前記データ処理部及びエンジンコントローラ部にそれぞれ対となって設けられ、送受信するデータの種類毎に設けられたデータ送受信手段と、前記データ処理部及びエンジンコントローラ部間のデータ送受信手段においてデータの送受信が行われるとき、前記伝送路の帯域を分割し、送受信が行われるデータの種類に応じて分割された帯域から当該データの使用する帯域を割り当てるデータ送受信制御手段とを有する。 （もっと読む）

【課題】先入れ先出し方式のバッファーをより適切に構成して効率的にリクエストを中継する。
【解決手段】転送元であるマスターデバイス３０側からのリクエストの分配を行なうＴブリッジ４２と、Ｔブリッジ４２から分配されたリクエストを転送先であるスレーブデバイス８０側に転送するＩブリッジ４６とを備えて通信を中継するクロスバースイッチ４０において、Ｔブリッジ４２のＴ−Ｂ０内に各スレーブデバイスの共用のＦＩＦＯ４３ａを構成し、Ｔブリッジ４２とＩブリッジ４６との間に各スレーブデバイスの専用のＦＩＦＯ４５ａ〜４５ｃを構成するから、転送先のスレーブデバイスが受け入れ可能な状態になくリクエストの転送待ちが生じる場合であっても、他のスレーブデバイスに転送されるリクエストが転送待ちとなるのを減少させることができる。 （もっと読む）

【課題】プロセッサコアのローカルメモリや共有メモリの所要のアドレスに対して小さな回路規模で排他制御を行うことができるデータプロセッサを提供する。
【解決手段】要求に従ってバスロック設定と解除が可能にされるシステムバス（５）を共有する複数個のプロセッサコア（２０，４０）が相互に互いの内部リソース(２２，４２)を共有するデータプロセッサ（１）において、プロセッサコアが内部リソースの第１アドレス（ロック変数割り当てアドレス）へアクセスを行うときバスロックの要求を伴って当該アクセス要求をシステムバスに出力することによりシステムバスにバスをロックさせると共にシステムバスから当該プロセッサコアに帰還されるのを待って当該アクセス要求を処理し、プロセッサコアが内部の第２アドレスへアクセスを行うとき当該アクセス要求をプロセッサコアの内部で処理する。 （もっと読む）

少なくとも2つの異なる接続を介してマスターデバイスに結合される、相互接続が開示される。ある特定の実施形態では、第1の相互接続および第1の相互接続に結合される第2の相互接続を含むシステムが、開示される。第1の相互接続は、単一の接続を介して第1のマスターデバイスに結合され、第1の相互接続は、少なくとも2つの異なる接続を介して第2のマスターデバイスに結合される。第2の相互接続は、メモリコントローラを介してメモリに結合される。
（もっと読む）

メモリカードスロットに取り出し可能に挿入されたメモリといった、モバイル通信デバイスに組み合わせられたメモリに、モバイル通信プラットフォームまたはリモートＵＳＢホストによって選択的にアクセスすることができる。メモリカードスロットに接続されたメモリアクセスモジュールが、パススルーモードおよびＵＳＢモードという２つのモードの一方で動作することができる。パススルーモードにおいては、メモリカードスロットが、切り換え回路を介して、モバイル通信プラットフォーム上のメモリインターフェイスに直接接続される。さらに、モバイル通信プラットフォーム上のＵＳＢインターフェイスを、パススルーモードにおいて、ＵＳＢハブを介してリモートＵＳＢホストへと接続することができる。ＵＳＢモードにおいては、メモリカードスロットが、切り換え回路、第２のメモリインターフェイス、およびコントローラを介して、ＵＳＢ３．０の転送プロトコルをサポートしており、リモートホストによってアクセス可能であるＵＳＢハブへと接続される。
（もっと読む）

【課題】本発明は、データを伝送する方法に関する。
【解決手段】データと該データのための通信スレッドの識別子とを、ソース機能ユニットＳＦＵから宛先機能ユニットＤＦＵまで０個以上の中間機能ユニットＩＦＵを介する通信経路に沿って伝送する分割プロトコル伝送方法が、記載されている。前記通信経路内のデータ消費機能ユニットＣＦＵ及びデータ生成機能ユニットＰＦＵは、前記データ消費機能ユニットＣＦＵが前記データ生成機能ユニットＰＦＵに通信スレッドの識別子ＴＩＤを示すハンドシェイク手順によって、互いに直接的に通信する。前記データ生成機能ユニットは、前記データ消費機能ユニットに、前記通信スレッドの識別子に関するデータを供給する。同様に、この方法を使用するデータ処理システムが記載されている。 （もっと読む）

【課題】ホスト機能とペリフェラル機能が同時に動作する時にホスト機能又はペリフェラル機能のいずれか一方の転送パフォーマンスを高く保つこと。
【解決手段】本発明にかかるデータ転送制御装置は、デバイス装置との間のデータ転送を処理する第１の通信部と、ホスト装置との間のデータ転送を処理する第２の通信部と、を有し、第１の通信部又は第２の通信部の一方がデータ転送を優先すべき優先通信部であり、他方が非優先通信部であり、優先通信部は、当該優先通信部においてデータ転送中である場合に非優先通信部に対してデータ転送中であることを通知し、非優先通信部は、優先通信部からデータ転送中であることが通知されている場合に、当該非優先通信部におけるデータ転送を保留する。 （もっと読む）

ディスプレイモニタを次々にデイジーチェイン接続できるようにＶＥＳＡ−ＤｉｓｐｌａｙＰｏｒｔインタフェース等のシリアルディスプレイインタフェースを拡張する。デイジーチェイン式に接続可能な各ディスプレイモニタは、自らに関連付けられたローカルのデイジーチェイン送受信デバイスを備え、ローカル送受信デバイスは、埋め込まれたＭＤＩＤ識別信号に応じてパススルーされるビデオデータストリームを選択的に取り出し、選択的に取り出したデータをローカルモニタに転送する。また、ローカル送受信デバイスは、パススルーされるビデオデータストリームを、デイジーチェインのよりダウンストリームのデバイスに中継する。一実施の形態においては、デイジーチェイン式に接続可能なディスプレイモニタは、ホットプラグ及びホットアンプラグに対応する。 （もっと読む）

ピアツーピア専用プロセッサのアーキテクチャ及び方法が開示される。実施形態は、中央処理装置にホストブリッジバスを介して結合される複数の専用プロセッサと、複数の専用プロセッサのそれぞれを、当該複数の専用プロセッサの少なくとも別の１つに直接結合するダイレクトバスと、複数の専用プロセッサに結合されたメモリコントローラとを含む。少なくとも１つのメモリコントローラが、ホストバス又はダイレクトバスのいずれを介してデータを送信するか、及び、ホストバス又はダイレクトバスのいずれを介してデータを受信するかを決定する。
（もっと読む）

【課題】伝送路からの情報漏えいが発生することを防ぐ、ＰＣＩ Ｅｘｐｒｅｓｓを利用するシリアル伝送システムを提供する。
【解決手段】高速シリアル通信の物理層のデータ送受信部を含む半導体集積回路において、データ送受信部は送信部と受信部を含み、送信部は、シンボル振分け回路、8B10B変換回路、パラレルシリアル変換回路、及び第１のシンボルカウンタで構成され、受信部は、シンボル組立て回路、10B8B変換回路、シリアルパラレル変換回路、及びシンボルカウンタで構成され、送信部と受信部との共通部分の記憶部にシンボル振分け参照テーブルを含み、シンボル振分け参照テーブルは通信相手とのネゴシエーションで設定され、シンボル振分け回路とシンボル組立て回路は夫々シンボル振分け参照テーブルを参照してシンボル振分けレーンを決定しレーンからのデータをシンボル組立てする。 （もっと読む）

拡張ポートマルチプライヤを利用する方法、装置およびシステムが提供される。１つの実施形態において、ネットワークホストは、ネットワークの中のポートマルチプライヤと連結されるように構成される。ポートマルチプライヤは、カスケード接続によって複数のポートマルチプライヤおよび複数のネットワークデバイスと連結されるように構成される。
（もっと読む）

【課題】インターフェースが異なる、二つのシステム間のデータ転送を実現することができるデータ転送装置を提供する。
【解決手段】複数のモジュールと一つのシステムバスインターフェースを持つ第１のシステムと、入出力専用のインターフェースを持つ複数のモジュールを備えた第２のシステムとの間のデータ転送を可能にするため、第１、第２のシステムからの制御信号が入力されるバスアービターによりバススイッチを制御し、第１のシステムのバスを第２のシステムの各モジュールのバスのいずれか一つに切り替える。 （もっと読む）

【課題】マルチチップ半導体装置において、チップ間配線が接続不良を起こした場合にも、半導体チップ間のデータ転送のバンド幅を低下させないようにする。
【解決手段】チップ間配線の接続テストの結果、データｃのチップ間配線３ｃとデータｅのチップ間配線３ｅの２本のチップ間配線の接続不良が判明した場合、接続不良のチップ間配線３ｃ、３ｅにそれぞれ隣接する２本の正常なチップ間配線３ｄ、３ｆによって２倍速でチップ２側へ、接続不良のチップ間配線３ｃ、３ｅで送られるはずであったデータｃ、eを通常のデータｄ、ｆと交互に転送する。 （もっと読む）

【課題】マルチメディアソースデバイスをマルチメディアシンクデバイスに結合するのに適したパケットベースのディスプレイインターフェースを提供する。
【解決手段】ディスプレイインターフェースは、ソースデバイスに結合され、固有ストリーム速度にしたがってソースパケットデータストリームを受信するように構成される。トランスミッタユニットと、シンクデバイスに結合されたレシーバユニットと、トランスミッタユニットとレシーバユニットとを結合するリンクユニットであって、いくつかのマルチメディアデータパケットで形成されたソースパケットデータストリームに基づくマルチメディアデータパケットストリームを、リンク速度にしたがってトランスミッタユニットとレシーバユニットとの間で転送するように構成される。 （もっと読む）

【目的】プロセッサアーキテクチャにおける電力消費を削減すること。
【解決手段】 以下のものを含むプロセッサアーキテクチャが提供される:少なくとも１つの入力ポートと少なくとも1つの出力ポートを持ち、各ポートは少なくともデータバスと有効データ信号線を持つ複数の処理要素と；ある時間間隔で、いずれかの第１の処理要素の出力ポートといずれかの第２の処理要素の入力ポートとが接続されるように配置された複数のスイッチを含むバス構造。各処理要素は、関連するデータバスが転送値を含む時には、有効なデータ信号線上の値を第１の論理状態に設定し、データバスが転送値を含まないときには第２の論理状態に設定することができ、各処理要素は更に、関連する入力ポートの有効なデータ信号線上の値が第２の論理状態にある時に、所定の時間間隔で待ち状態に入ることができる。 （もっと読む）

【課題】データプロセッサの電源遮断状態で第２外部バスから供給された情報を第１バス上の外部デバイスに供給する。
【解決手段】データ処理システムは第１インタフェース部（１１９）を介して第１外部バスに接続され第２インタフェース部（１１３）を介して第２外部バスに接続されるデータプロセッサと、第２外部バスに接続される外部デバイス（１０４）を有する。第１及び第２インタフェース部の内部インタフェース側は第１内部バス（１０８）で接続され、外部インタフェース側には第２内部バスが設けられ、データプロセッサの第１動作態様では第１外部バスから第１内部バスに供給されたデータを演算部で演算し、第２動作態様では第１外部バスから供給されたデータを第２内部バス経由でそのまま第２外部バスに出力する。前記第２動作態様は第１内部バスに接続される演算部に対する電源供給が停止される態様である。 （もっと読む）

【課題】第１データプロセッサが待機状態にあるとき第２データプロセッサが第１バスにアクセス可能とする。
【解決手段】データ処理システムは、第１データプロセッサと、前記第１データプロセッサに接続される第１バスと、前記第１バスに接続される第２データプロセッサと、前記第２データプロセッサに接続される第２バスとを含む。前記第２データプロセッサは第１バスに一方が接続され内部バスに他方が接続される第１外部インタフェース回路と、第２バスに切り替え回路を介して一方が接続され内部バスに他方が接続される第２外部インタフェース回路と、第２データプロセッサの待機状態において第２外部インタフェース回路の前記一方の代わりに前記第１インタフェース回路の前記一方を前記第２バスに接続する切換え回路とを有する。 （もっと読む）

異なる階層内のコンポーネントのアクセスを可能にするために複数のＰＣＩ Ｅｘｐｒｅｓｓ階層をクラスタ化する装置、システム、および方法。各ＰＣＩ Ｅｘｐｒｅｓｓ階層は、ルート・デバイス、ならびに、ＰＣＩ Ｅｘｐｒｅｓｓスイッチト・ファブリックを介して物理クラスタの各他の階層に各階層を結合するクラスタ・ポートを含む。メモリ・アドレスおよびトランザクションＩＤは、複数階層のシステムのＰＣＩ Ｅｘｐｒｅｓｓ空間をパーティショニングするために各階層のクラスタ・ポートによって再マッピングされる。パーティショニングされた空間の第１部分は、階層内のローカル・コンポーネントへのアクセス用に予約される。空間の第２部分は、異なる第１階層内から他の階層のリモート・コンポーネントにアクセスするのに使用される。そのようなリモート・トランザクションで交換されるアドレス値およびトランザクションＩＤ値は、標準ＰＣＩｅルート・デバイス、エンドポイント・デバイス、およびスイッチを使用して、階層の間で交換をルーティングするために、各階層のクラスタ・ポートによって再マッピングされ、使用される。
（もっと読む）

【課題】バスマスタがレジスタ等の周辺モジュールをアクセスする際のレイテンシを有効に低減する情報処理装置及びインターフェイス回路を提供すること。
【解決手段】第１クロック信号に同期して動作するバスマスタ（１１００）と、第２クロック信号に同期して動作する周辺モジュール（１２００）と、前記第１クロック信号に同期して前記バスマスタとの間でデータ転送するための第１アクセスポートと前記第２クロック信号に同期して前記周辺モジュールとの間でデータ転送するための第２アクセスポートとを有する記憶手段としてデュアルポートＲＡＭ（１２１０）を有し、該デュアルポートＲＡＭを介してバスマスタ（１１００）と周辺モジュール（１２００）との間のデータ転送を遂行する。 （もっと読む）