【課題】ゼロ遅延のスレーブ送信モードのための方法及び装置を提供する。
【解決手段】装置は、マスター・スレーブ構成で動作する第１及び第２の機能的ユニットを備えている。これら第１及び第２の機能的ユニットは、各々、マスター及びスレーブとして動作する。第１の機能的ユニットは、クロック及びフレーミング信号を第２の機能的ユニットへ搬送する。第２の機能的ユニットは、バッファ、及びバッファに結合された入力を有するマルチプレクサを含む。デジタルオーディオデータがバッファにプリフェッチされる。第２の機能的ユニットのコントローラは、フレーミング信号のアサーションを検出すると、マルチプレクサに与えられる選択信号の状態を変化させる。それに応答して、マルチプレクサは、送信されるべきデータの次のフレームをバッファから受け取るように結合された入力を選択する。 （もっと読む）

【課題】接続機器からのデータのリード効率を向上させること。
【解決手段】プロジェクタ１００は、ＵＳＢデバイスとの間でデータ転送を行うＵＳＢホストコントローラ１１１と、ＵＳＢデバイスに対してデータのＲｅａｄ要求を発行し、ＵＳＢデバイスからＲｅａｄ要求に対応してＡＣＫ応答を受信しなかった場合に、再送時間の経過後に、Ｒｅａｄ要求の発行を再開するＵＳＢバスドライバ１１３と、を備えた。 （もっと読む）

【課題】受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できるキャッシュ制御方法を提供する。
【解決手段】領域設定手段８１は、予め定められた量の受信データを書き込み可能な領域である書き込み領域をキャッシュメモリに設定する。領域削除手段８２は、書き込み領域に書き込まれた一部または全部の受信データに対する処理ごとに、その処理の対象になった受信データが書き込まれた領域を削除する。また、領域設定手段８１は、受信データに対する処理ごとに、予め定められた量の受信データを受信した後に受信する受信データを書き込む位置に、受信データを書き込み可能な領域として、削除された領域に相当する量の領域を新たに設定する。 （もっと読む）

【課題】データ転送時の待ち時間を減らすこと。
【解決手段】データ転送装置２０の分割サイズ算出部２１は、各バッファ１２ａ，１２ｂの分割サイズＢｓａ，Ｂｓｂを、互いに他のバッファのデータ蓄積量に基づいて算出する。例えば、バッファ１２ｂのデータ蓄積量Ｄｓｂに基づいて、バッファ１２ｂにしきい値Ｂｉｂ以上のデータが蓄積されるまでのデータ蓄積時間を予測し、そのデータ蓄積時間に応じて、バッファ１２ａから転送するデータの分割サイズＢｓａを算出する。分割転送制御部２３ａ，２３ｂは、分割サイズＢｓａ，Ｂｓｂとデータ蓄積量Ｄｓａ，Ｄｓｂに応じて、各バッファ１２ａ，１２ｂに対する転送指示Ｔｂａ，Ｔｂｂを発行する。転送制御部２５は、転送指示Ｔｂｓ（転送指示Ｔｂａ，Ｔｂｂ）に応じて、各バッファ１２ａ，１２ｂから装置１４にデータを転送する。 （もっと読む）

【課題】バスシステムが許容するトランザクション数の最大値の増大に伴う記憶容量の増大を抑制する。
【解決手段】バッファ２２０は、トランザクション処理を識別するための識別情報とリクエストの各々の発行順序を特定するための順序情報とをレスポンスの各々の転送処理を制御するためのトランザクション情報に対応付けて管理情報として保持する。バッファ管理部２３０は、マスタからリクエストが発行された場合にリクエストに基づいて管理情報をバッファに格納し、スレーブからレスポンスが返送された場合にレスポンスに係る識別情報を含む管理情報内のトランザクション情報をトランザクション情報に対応する順序情報に従ってバッファから読み出す。相互接続部は、リクエストをスレーブへ転送し、順序情報に従って読み出されたトランザクション情報に基づいてレスポンスの各々をマスタへ転送する。 （もっと読む）

【課題】自装置が有する記憶装置の容量を補完することが可能な携帯装置、通信システムおよび転送方法を提供する。
【解決手段】コンテンツデータを提供するコンテンツサーバと記憶サーバとのそれぞれと、通信を行う携帯装置は、記憶部と、コンテンツサーバからコンテンツデータを受信する無線部と、無線部がコンテンツデータを受信したときの記憶部の空き容量が、コンテンツデータを記憶部に記憶するのに必要な容量よりも小さい場合には、コンテンツデータを記憶サーバ宛てに転送する処理部と、を含む。 （もっと読む）

【課題】 画像データ出力部と画像処理を実行するデータ制御部がチップ間インターフェースを用いたチップ間バスで接続された画像出力装置においては、途切れることなくリアルタイムな画像出力を実行するためにバッファを必要とし、近年の出力画像の高速化、高精細化に伴い、バッファのサイズが増大していた。
【解決手段】 メモリに保持しているデータを前記出力手段のバッファに転送する際に、バッファのサイズに相当する量のデータを転送する第１モードとバッファのサイズより小さい量のデータを複数回転送する第２モードとを用いてメモリの保持するデータを転送する。 （もっと読む）

【課題】ＵＳＢのように複数のエンドポイントを持つ通信装置において、複数のパケットを連続して転送するバースト転送に対応しつつ、必要となるバッファ容量を最小限に抑える高性能な通信コントローラを提供する。
【解決手段】複数のエンドポイントそれぞれに、１パケット分の専用バッファおよびエンドポイントで共用される共用バッファを備え、バースト転送における最初のパケットは専用バッファに確保し、その間に共用バッファの確保を行う。このように、転送状況に応じて専用バッファ及び共用バッファを制御する。 （もっと読む）

【課題】通信時のＣＰＵの負担を軽減すること。
【解決手段】主メモリ部３は、複数受信データ領域を複数ディスクリプタに対応付けるディスクリプタチェイン１２を記録している。通信制御部１０は、ネットワークを介して受信された書き込み受信データがパケットバッファ７に蓄積された場合で、書き込み受信データ領域に対応するディスクリプタが記録可能を示しているときにその書き込み受信データ領域にその書き込み受信データを記録し、そのディスクリプタが記録不可能を示しているときに割り込み信号を出力する。ＣＰＵ２は、その割り込み信号が出力されたときに、読み出し受信データ領域から受信データを読み出し、その読み出し受信データ領域に対応するディスクリプタが記録可能を示すように、そのディスクリプタチェインを更新する。このとき、その割り込み信号は、１パケットごとに出力されないで、ＣＰＵの負担を軽減することができる。 （もっと読む）

【課題】優先度判別データを付加しなくても、優先度の高いメモリアクセス要求を効率良く通すことができるようにする。
【解決手段】メモリコントローラを有するチップＡに接続され、該チップＡを介してメモリにアクセスするチップＢであって、チップＢの内部で発生するメモリアクセス要求を優先度別に受け付ける複数の内部要求受け付け部Ｂ−ＭｓｔＨ、Ｂ−ＭｓｔＬと、チップＢに接続可能なチップＣからメモリアクセス要求を受け付ける外部要求受け付け部Ｂ−ＲＣと、各受け付け部Ｂ−ＭｓｔＨ、Ｂ−ＭｓｔＬ、Ｂ−ＲＣが受け付けたメモリアクセス要求を、各受け付け部Ｂ−ＭｓｔＨ、Ｂ−ＭｓｔＬ、Ｂ−ＲＣに設定された優先度に応じて通過させるバス調停部１と、バス調停部１を通過したメモリアクセス要求をチップＡに送出する送出部Ｂ−ＥＰとを備える。 （もっと読む）

【課題】転送効率を向上したＤＭＡ転送を可能にする低消費電力で回路規模の小さなＤＭＡ転送制御装置の実現。
【解決手段】転送元からの転送データを一時的にメモリ4に書き込み、メモリに書き込まれた転送データを、転送指示に応じて読み出して転送先に出力するＤＭＡ転送制御装置3であって、書き込まれた転送データのメモリにおける先頭位置を示すライトポインタWPと、転送指示で指示済みの転送データのメモリにおける位置を示す指示済リードポインタRAPと、を備え、ライトポインタWPと指示済リードポインタRAPの差分と、転送サイズXとを比較し、差分が転送サイズ以上の時に、転送指示を発行する。 （もっと読む）

【課題】演算装置よって処理されるマルチチャネルのオーディオデータが格納されている外部メモリと演算装置との間にキャッシュメモリシステムを配置する場合、キャッシュメモリと外部メモリとの間のデータ転送効率の悪化を抑制する。
【解決手段】オーディオデータ転送装置４０は、バッファメモリ４５及び先読み部４４を有する。先読み部４４は、外部メモリ１に格納されているｎ個のチャネル（ただし、ｎは２以上の整数）のオーディオデータのうち少なくとも一部をバッファメモリ４５へ転送する処理を制御する。さらに、先読み部４４は、ｎ個のチャネルのオーディオデータのうち演算装置３０によって処理されるｍ個のチャネル（ただし、ｍは１以上、ｎ以下の整数）に応じて、ｍ個のチャネルのオーディオデータを外部メモリ１とバッファメモリ４５の間で転送する際のデータ転送サイズを調整する。 （もっと読む）

【課題】シングルポートメモリを用いて、データが欠けることなく連続した書き込み及び読み取りを行う。
【解決手段】書き込み用のクロック周波数からなる第１のクロック信号に同期した書き込みデータが保持されるライトバッファ回路と、前記第１のクロック信号と、前記第１のクロック信号と独立した読み取り用のクロック周波数からなる第２のクロック信号との非同期吸収を行う非同期吸収回路と、シングルポートメモリに対する書き込み及び読み取りを制御するＲＡＭコントローラ回路とを有し、前記非同期吸収回路は、前記ライトバッファ回路で保持された書き込みデータを、前記第２のクロック信号に対応させてデータ長を調整し、調整された書き込みデータを前記ＲＡＭコントローラ回路へ出力することにより上記課題を解決する。 （もっと読む）

【構成】ＣＰＵ２４は、アプリケーションバッファエリア２０ｃを占有するアプリケーションタスクとリングバッファエリア２０ｂを占有するＴＣＰ／ＩＰタスクとを並列的に実行する。アプリケーションタスクは、データ生成処理によってアプリケーションバッファエリア２０ｃに格納されたデータのサイズが閾値以下であるか否かを判別する。アプリケーションタスクはまた、判別結果が肯定的であるときアプリケーションバッファエリア２０ｃ上のデータをリングバッファエリア２０ｂに複製してデータ送信指示を発行する一方、判別結果が否定的であるときアプリケーションバッファエリア２０ｃの占有権をＴＣＰ／ＩＰタスクに一時的に付与してデータ送信指示を発行する。ＴＣＰ／ＩＰタスクは、自ら占有するメモリエリア上の送信データをデータ送信指示に応答して送信する。
【効果】通信速度の高速化が図られる。 （もっと読む）

【課題】データ転送装置及びデータ転送方法のバッファオーバーラン及びバッファアンダーランを抑制すること。
【解決手段】データ処理装置１２は、入力されるパケットデータを、先入れ先出し方式で記憶するＦＩＦＯ記憶手段１２ａを備える。ＦＩＦＯ記憶手段１２ａは、記憶したパケットデータ量が閾値を超えたときに、記憶したパケットデータを出力する。また、入力されるパケットデータは、パケットデータ量の情報を含む。さらに、データ処理装置１２は、パケットデータ量と、ＦＩＦＯ記憶手段１２ａの記憶容量と、に基づいて、閾値を設定する閾値設定手段１２ｅを備える。 （もっと読む）

【課題】転送チャンネル毎の内部メモリ使用量を逐次検出し、その使用量に応じ、動的に、各転送チャンネルに割り当てる内部メモリ容量の変更を可能とするデータ転送装置を提供する。
【解決手段】データ転送装置１は、データメモリ１１が、転送チャンネル１〜ｎから転送されるデータを一時的に保持し、設定値格納レジスタ１２が、外部のホスト１０００から設定されたメモリ配分容量の初期設定値および増減設定値を格納し、メモリ容量使用状態検出部１３が、各転送チャンネルのメモリ容量の使用状態を検出し、メモリ配分容量変更部１４が、初期設定値により初期設定されたメモリ配分容量を、検出されたメモリ容量使用状態にもとづいて、増減設定値の分、増加または減少させ、メモリ制御部１５が、変更されたメモリ配分容量に従って各転送チャンネルに転送データメモリ１１のアドレスを振り分け、転送データメモリ１１の書き込み／読み出しを制御する。 （もっと読む）

【課題】複数のコンテンツが連結したデータストリームをストリーム再生するとき、各コンテンツの途中で再生が途切れるのを防止するストリーム再生装置を提供する。
【解決手段】ストリーム再生装置１内の受信バッファ１１は、外部からストリーミング配信されるデータストリームをバッファリングする。区分部１２は、受信バッファ１１によりバッファリングされたデータストリームをコンテンツごとに区切る。調整部１７は、受信バッファ１１がバッファリングするデータ量に基づいて、コンテンツの再生間隔を決定する。再生部１８は、決定された再生間隔に基づいて、各コンテンツを再生する。 （もっと読む）

【課題】２つの基準クロックを有するリドライバ及びその動作方法を提供する
【解決手段】２基準クロックに設計されたリドライバは、インバウンドエラスティックバッファ及びアウトバウンドエラスティックバッファを含む。
ノースブリッジへの送信データ及びノースブリッジからの受信データは、共通基準クロックアーキテクチャを使用する。
外部ブレードへの送信データ及び外部ブレードからの受信データは、個別基準クロックアーキテクチャを使用する。 （もっと読む）

【課題】データ収集での限界性能の超過防止、およびデータ収集・蓄積での限界性能の識別を確実にする。
【解決手段】データ収集装置１は、収集したデータを一時蓄積用バッファメモリ１Ａに格納し、このバッファメモリに格納したデータを一定周期または不定期に転送待機データとしてデータ蓄積装置２に転送し、監視プロセス１Ｂはバッファメモリに格納されたデータの蓄積量をしきい値で監視し、この蓄積量の限界性能超過発生もしくは限界性能超過の兆候を検出したときに警告を発生する。限界性能超過の監視には、一時蓄積用バッファメモリの通常時のデータ蓄積量を算出して記録しておき、この蓄積量が過去には上昇傾向にあるのかどうかの統計量を算出し、この蓄積量の上昇率がプラスであり、上限使用率となるしきい値をあらかじめ指定しておく。 （もっと読む）

【課題】ネットワーク・アダプタ内で部分ワード書き込みを実施するための方法、システム及びコンピュータ・プログラムを提供する。
【解決手段】
一般に、ネットワーク・アダプタを設計する際に問題となるのは、通常、バス幅（例えば、8x PCI Expressインタフェースの場合は６４ビット）に整列しているパケット・バッファ内の諸パケットに部分ワード（例えば、１６ビットのＩＰチェックサム）を挿入しなければならない場合である。実際、「チェックサム・オフロード」機能を実装するハードウェア論理では、かかる部分ワードの挿入が頻繁に必要となる。多くの従来の設計では、パケット内の指定された任意のオフセットにおいて部分ワードを挿入するためのハードウェア論理が必要となる。パケット・バッファ内のこの挿入位置は、奇数又は偶数位置であり得る。本明細書において広義に意図されていることは、本発明の少なくとも１つの推奨実施形態に従って、２バイトのＩＰチェックサムを８バイト・ワード内の任意の非整列位置に書き込むための簡単なアルゴリズムを実装することである。こうすると、１６個の１：８デマルチプレクサを使用する論理集約的な実装の使用を回避するか、又は待ち時間を増大させる「読み取り−修正−書き込み」アプローチを回避することができる。 （もっと読む）