【課題】周辺機器について、コネクタによってホスト機器に物理的に接続された際に、誤ったインターフェースを用いた論理的な接続が形成される可能性を低減する技術を提供する。
【解決手段】周辺機器であって、複数種のインターフェースに対応する複数種のコネクタを選択的に接続可能な単一の接続部であって、コネクタを介してホスト機器から電力の供給を受けるための電源端子を有する接続部と、電力の供給を受けて、ホスト機器との間で複数種のインターフェースのいずれかを用いて論理的な接続を形成するための接続処理を開始する制御部と、制御部と端子とを接続する電源線と、ホスト機器から周辺機器に電力が供給されているにも拘わらず、制御部への電力の供給を所定時間遅延させる遅延処理部であって、電源線の途中に配置された遅延処理部と、を備える。 （もっと読む）

【課題】複数のプロセッサエレメント（ＰＥ）を用いて並列計算をおこなう電子回路システムを提供する。
【解決手段】システムは、複数のPEと、ホストコンピュータに通信可能に接続され、複数のPEのそれぞれと接続し、複数のPEをリング状に接続可能にする電子回路とを備え、電子回路は、複数のPEをリング状に接続した場合に、通信不能となった接続経路の代わりに新たな接続経路を再構成することによって、通信不能となった接続経路に係らない残りのPE間の通信を維持可能にする。 （もっと読む）

【課題】データの転送元領域と転送先領域とが重なった場合において、バースト転送機能を用いて転送を行った場合であっても、データ破壊の発生を防止することを目的とする。
【解決手段】転送元領域から読み出したデータをバッファ領域へ一旦書き込み、バッファ領域に書き込まれたデータを転送先領域へ書き込む。この際、データの書き込みを完了したバッファ領域におけるアドレス値と、データを読み出そうとしているバッファ領域におけるアドレス値との大小関係に基づき、バッファ領域からのデータ読み出しを制御する。 （もっと読む）

【目的】 オーディオ再生装置において、外部接続されたメモリに記録されたオーディオデータを再生中に不具合があった場合、自動的に対応する。
【構成】 オーディオ再生装置において、オーディオデータが記録されたＵＳＢメモリと、ＵＳＢメモリから読み出したオーディオデータを記憶するメモリと、ＵＳＢコントローラ又はメモリからのオーディオデータをアナログオーディオ信号に復号する復号器と、再生操作部を備え、再生操作されたとき、ＵＳＢメモリから再生対象オーディオデータを高速に読み出しメモリに記憶させてオーディオ再生を開始させる。 （もっと読む）

【課題】ＰＣＩ Ｅｘｐｒｅｓｓインターフェースで接続されたＩＣ間のリンクエラーを検出し自動的に復旧させる。
【解決手段】リセット解除からＰＣＩ Ｅｘｐｒｅｓｓインターフェース間がリンクアップするまでの時間を設定するレジスタ（２４または２５）と、リンクアップシーケンスのリンクエラーを検出するリンクエラー検出部２６と、リンク復旧制御部２９を有する。リンク復旧制御部２９は、リンクエラー検出部により、リンクアップシーケンスのポーリング状態においてリンクエラーが検出されると、検出状態に状態を戻して再度リンクアップを試行し、試行した繰り返し回数が、最初に異常検出した時からＸ回以上になると、リンクエラーが発生しているリンクに対してリンク・リセットを施して再度リンクアップを試行し、試行した繰り返し回数が、最初にリンク・リセットを実施した時からＹ回以上になると、装置全体にリセットをかける、制御動作を実行する。 （もっと読む）

【課題】通信ホストへの通信デバイスの接続時における、誤認識によるエラーの発生を防止する通信デバイスおよび通信システムを提供する。
【解決手段】第１基準電圧端子である第１の端子、第２基準電圧端子である第２の端子、ならびに、信号端子である第３の端子および第４の端子を介して、通信ホストと接続される通信デバイスであって、第３の端子および第４の端子をドライブするドライバと、第１の端子の電圧を基準として第２の端子の電圧を監視することによって、通信ホストとの接続を検知する検知回路と、検知回路が通信ホストとの接続を検知したときに、所定の期間だけ第３の端子および第４の端子を、それぞれの所定のレベルにドライブするようにドライバを制御する制御回路とを備えることにより、上記課題を解決する。 （もっと読む）

【課題】バッファメモリへのデータの読み書き時にソフトエラーが発生した場合に、発生したソフトエラーに起因する不都合を回避することを目的とする。
【解決手段】データをバッファ内の領域に書込み、当該バッファ内の領域からデータを読み出すバッファメモリ装置は、バッファ内の領域を順次指定し、その指定が、指定されるべきではない領域の指定である誤指定であった場合には、当該誤指定より後の指定に基づいて、当該誤指定により指定されるべきであった領域を検出する。 （もっと読む）

【課題】システムバスをシリアル通信化した場合に、そのシステムバスに接続されている処理装置間の健全性を確保する技術を提供する。
【解決手段】処理装置１００が、シリアル信号用通信線Ｌ２０および同期信号用通信線Ｌ３０によって構成されるシステムバスＬ１０を介して他の処理装置２００と通信可能に接続される。演算部１１０が処理装置１００内で異常状態を検出した場合、演算部１１０は異常状態の検出の通知を同期部１３０に出力する。同期部１３０は、受信した異常状態の検出の通知を同期信号用通信線Ｌ３０を介して他の処理装置２００へ送信する。また、変換部１２０は、演算部１１０からパラレル通信データを一般信号線Ｌ１５０の代わりに重要信号線Ｌ１６０を介して受信し、その受信したパラレル信号をシリアル信号に変換してシリアル信号用通信線Ｌ２０を介して他の処理装置２００へ送信する。 （もっと読む）

【課題】省電力とパフォーマンスの両立を図ることが可能な情報処理装置を実現する。
【解決手段】エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、コンピュータに対するＡＣアダプタ２８の接続および取り外しを検出する。ＡＣアダプタ２８が接続された場合（ＡＣ駆動時）、ＢＩＯＳは、パフォーマンスを優先するために、PCI EXPRESSリンクがアイドル時にL0s, L1へ移行することを禁止する。一方、ＡＣアダプタ２８が接続されていない場合（バッテリ駆動時）、ＢＩＯＳは、省電力を優先するために、PCI EXPRESSリンクがアイドル時にL0s, L1へ移行することを許可する。 （もっと読む）

【課題】ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）エクスプレス・ネットワークにおいて損失されたポステッド・ライト・パケットおよび順序の狂ったポステッド・ライト・パケットを検出する。
【解決手段】ペリフェラル・コンポーネント・インターコネクト・エクスプレス（ＰＣＩｅ）ネットワークにおいてパケットを処理する装置、方法およびコンピュータ・プログラムは、受信側デバイスにおいてＰＣＩｅポステッド・ライト・パケットを受信する手段を提供し、ＰＣＩｅポステッド・ライト・パケットは、受信されるタグ識別子と、リクエスト側デバイスを識別するリクエスト側デバイス識別子とを含む。期待されるタグ識別子が、リクエスト側デバイスに関して判断される。受信されるタグ識別子が、期待されるタグ識別子と比較される。受信されるタグ識別子が期待されるタグ識別子と一致しなければ、エラー・フラグがセットされる。 （もっと読む）

【課題】省電力とパフォーマンスの両立を図ることが可能な情報処理装置を実現する。
【解決手段】エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２２は、コンピュータに対するＡＣアダプタ２８の接続および取り外しを検出する。ＡＣアダプタ２８が接続された場合（ＡＣ駆動時）、ＢＩＯＳは、パフォーマンスを優先するために、PCI EXPRESSリンクがアイドル時にL0s, L1へ移行することを禁止する。一方、ＡＣアダプタ２８が接続されていない場合（バッテリ駆動時）、ＢＩＯＳは、省電力を優先するために、PCI EXPRESSリンクがアイドル時にL0s, L1へ移行することを許可する。 （もっと読む）

【課題】伝送線路の長さなどにかかわらず、送信部から出力されたシリアルデータを受信部において確実に受信することのできる電子デバイス、および電子機器を提供すること。
【解決手段】電気光学装置１００および電子機器１０００において、送信部３１０と受信部６７０とはシリアル信号伝送線路７１、７２、７３、７４で接続されている。また、送信部３１０と受信部６７０とはフィードバック用伝送線路７７によっても接続されている。このため、送信条件補正部３２５は、フィードバック用伝送線路７７を介して送信されてきた監視結果に基づいて送信部３１０での送信条件を適正な条件に変更する。 （もっと読む）

【課題】バスマスタ装置からバススレーブ装置へのリセット専用線が不要なシリアルバスシステムを提供する。
【解決手段】シリアルデータ線２、シリアルクロック線３、プルアップ抵抗４，５、バスマスタ装置６１，６２、及び通常のバススレーブ装置７１，７２を備えたシリアルバスシステム１４において、バススレーブ装置のハングアップを検出すると、バススレーブ装置をシリアルデータ線から切り離すハングアップ検出回路８１，８２と、リセット用バススレーブ装置１６とを設ける。バスマスタ装置は、通常のバススレーブ装置のうち、コマンドを送信したにもかかわらず応答しないバススレーブ装置をハングアップしたものとして特定し、そのバススレーブ装置をリセットするようにリセットコマンドをＩ２Ｃバス経由でリセット用バススレーブ装置に送信する。 （もっと読む）

【課題】従来のデュアルスター型接続やフルコネクト型接続よりも簡単な構成で、システムの可用性を損なうことなくモジュールを冗長接続する情報処理装置およびこの装置を用いた情報処理方法を提供する。
【解決手段】情報処理装置は、複数の機能モジュールと、その機能モジュールを制御する主制御モジュールおよび予備系制御モジュールとを有する。機能モジュールおよび制御モジュールはパーシャルメッシュ状に接続する。制御モジュールは、機能モジュール等の故障を検出した場合、論理回線を解放し、故障モジュールを除いたモジュールについて論理回線を再設定する。 （もっと読む）

【課題】受信オーバーランエラーの発生を抑制すると共に、処理効率が高いシリアル通信コントローラを提供する。
【解決手段】シリアル通信を制御する複数のチャネル毎に設けられたUARTとこれらのUARTから出力される割込信号を操作する割込コントローラを備え、マルチチャネルのシリアル通信を制御するシリアル通信コントローラにおいて、前記UARTは、割込信号を要因別に識別し得る複数ビットの信号を出力し、前記割込コントローラは、前記UARTから入力された割込信号のいずれかに割込要求が含まれるか否かを検出する割込検出器と、前記UARTから入力された割込信号に基づき優先順位が最も高い割込レベルを判別する割込レベル判定器と、この割込レベル判定器で判定された優先順位が最も高い割込レベルと同一レベルの割込信号を出力しているチャネルを検出する割込レベル比較器から出力のチャネルを記憶する割込ステータスレジスタとを備える。 （もっと読む）

【課題】受信側でエラーパケットを受信した場合に、そのエラーパケットを記録するとともに、故障位置を特定する機能を備えるデータ転送装置を提供する。また、故障状態から回復するためにデータの送受信部を初期化して再起動する機能を備えるデータ転送装置を提供することを目的とする。
【解決手段】受信側でエラーパケットを受信するというような故障状態となった場合に、該エラーパケットを送信側に送信して記録するとともに、送信側でエラーパケットを解析しエラービットを特定し、また、故障状態から回復するためにデータの送受信部を初期化して再起動することを特徴とするデータ転送装置。 （もっと読む）

【課題】Ｉ2Ｃバスに接続された第1マイコンが第2マイコンにデータを送信した後、バスを開放することなく、第2マイコンが応答データを第1マイコンに送信するＩ2Ｃバスのデータ通信方法を提供する。
【解決手段】本発明のＩ2Ｃバスのデータ通信方法は、マイコン10が、スタート信号をＩ2Ｃバス50に出力し、マイコン10からマイコン20にデータを送信することを示す送信方向識別子と共にマイコン20のアドレスをバス50に出力することによりマイコン20をデータの出力先として特定し、さらにスタート信号をバス50に再度出力し、マイコン20からマイコン10にデータを送信することを示す送信方向識別子と共にマイコン20のアドレスをバス50に出力することにより、マイコン20をデータの出力元として特定し、マイコン20は、応答データをマイコン10に送信する。 （もっと読む）

【課題】 スループットを向上させるとともに、柔軟なエラー回復処理を行うことができる制御システムを提供する。
【解決手段】 ターゲットデバイス４は、データ転送中にエラーが発生した場合にその原因を示すエラー識別コードをマスタデバイス３へ出力する。エラー発生時に、エラー識別コードに基づいて実行すべきエラー回復処理の内容が予め設定されており、マスタデバイス３は、エラー発生時に、予め設定されたエラー回復処理を実行する。 （もっと読む）

【課題】バス障害が発生した場合において未転送のデータを破棄せず、迅速にリカバリ処理を行うことのできるコンピュータシステムを提供する。
【解決手段】本発明に係るコンピュータシステム１は、周辺装置１６にデータ転送要求を発行するホストブリッジ１２と、周辺装置と複数のレーンを介して接続され、ホストブリッジと周辺装置との間を中継する第１のホストバスアダプタ１４とを有するコンピュータシステムであって、ホストブリッジは、周辺装置との間でデータ転送が行われている間に通信エラーが発生した場合に、複数のレーンのうち正常であるレーンを使用してデータ転送における転送未完了のデータを第１のホストバスアダプタから受信することを特徴とする。 （もっと読む）

【課題】マルチチップ半導体装置において、チップ間配線が接続不良を起こした場合にも、半導体チップ間のデータ転送のバンド幅を低下させないようにする。
【解決手段】チップ間配線の接続テストの結果、データｃのチップ間配線３ｃとデータｅのチップ間配線３ｅの２本のチップ間配線の接続不良が判明した場合、接続不良のチップ間配線３ｃ、３ｅにそれぞれ隣接する２本の正常なチップ間配線３ｄ、３ｆによって２倍速でチップ２側へ、接続不良のチップ間配線３ｃ、３ｅで送られるはずであったデータｃ、eを通常のデータｄ、ｆと交互に転送する。 （もっと読む）