【課題】一側面として、ソースプログラムに含まれるループ構造に応じたＳＩＭＤ化処理の処理量がループ構造の解析処理により増大することを抑制する。
【解決手段】ソース解析部３５は、複数の命令を１個のＳＩＭＤ命令に置き換えるＳＩＭＤ化処理の候補として、処理対象の命令列から依存関係の無い複数の命令の組合せである第１の組合わせと第２の組み合わせを抽出し、抽出した第１の組み合わせと第２の組み合わせの各々についてＳＩＭＤ化した場合の予測実行時間を算出する。最適化実行部３６は、第１の組み合わせと第２の組み合わせのうち、算出部で算出された予測実行時間が短い組み合わせについてＳＩＭＤ化を行なう。 （もっと読む）

【課題】入力データが変化しても処理の高速化を図れるようにする。
【解決手段】プログラム内の関数に定義されている変数の配置先及び使用頻度の情報を含む変換テーブルを参照し、その変数の使用頻度の情報に基づいて、使用頻度の高い変数が優先的にレジスタに配置されるように、変数の配置先をレジスタ又はメモリに決定し、決定された変数の配置先を、変換テーブルに含まれる変数の配置先の情報に反映し、変換テーブルに含まれる変数の配置先の情報に基づいて、演算命令のオペランドの配置先が指定されていない擬似命令コードを、プロセッサコアが実行可能な命令コードに変換し、変換された命令コードをプロセッサコアが実行する際に使用される変数に応じて、変換テーブルに含まれる変数の使用頻度の情報を更新する。 （もっと読む）

【課題】メモリアクセスを削減する変換器及び変換方法を提供する。
【解決手段】本発明の変換器は、メモリからフェッチしたレジスタ形式のバイトコードを保持する保持部と、バイトコードの命令コードに対応したネイティブコードのひな形を格納する第１記憶部と、保持部からバイトコードを取り出し、第１記憶部に格納されているネイティブコードのひな形を用いて、当該バイトコードに対応する１または複数のネイティブコードを作成する命令作成部と、物理レジスタと、命令作成部が作成したネイティブコードにより当該物理レジスタに格納されたデータに対応するデータを格納するメモリ上のレジスタとの対応関係を示すデータを格納する第２記憶部と、を備え、命令作成部は、作成するネイティブコードが、第２記憶部に格納されたデータに含まれるメモリ上のレジスタに関するロード命令であると判定した場合、当該ネイティブコードの作成を省略することを特徴とする。 （もっと読む）

【課題】コンピュータ資源のパフォーマンス向上のために、メモリアクセスをレジスタアクセスに置き換える。
【解決手段】各レジスタの値が退避されるスタック領域内へのメモリアクセスをローカル変数アクセスに置換する。SPがエスケープしていないことを条件に、エスケープしていないSPを介したメモリアクセスをローカル変数アクセスに置換する。バイナリコード内に含まれるcall命令で呼ばれるコードをインラインすることに応じて、各コール命令及びインラインされたコードにcall番号を付与し、SPがエスケープしていた場合に、エスケープしたSPをベースアドレスとするメモリアクセスのうち、エスケープを引き起こした命令に付与されたcall番号と、該call番号の祖先のcall番号とに属しているメモリアクセスのローカル変数アクセスへの置換を禁止し、一方、残りの禁止しなかったメモリアクセスをローカル変数アクセスに置換する。 （もっと読む）

【課題】別個にコンパイルされたコーラ・ルーチンからパラメータを転送し、複数のインタフェースを介して、別個にコンパイルされたコーリー・ルーチンがパラメータを受け取ることを可能にする。
【解決手段】インタフェースは、規則によるインタフェース、及び別のインタフェースを含み得る。コーラ・ルーチンは、別のインタフェースを介してパラメータを転送し、コーリー・ルーチンの別のエントリ・ポイントに対してコールする。関連付けられたスタブ・ルーチンは、規則によるインタフェースを介してパラメータを転送し、コーリー・ルーチンの通常のエントリ・ポイントに対してコールする。コーリー・ルーチンが対応する別のエントリ・ポイントを含んでいる場合、コーラ・ルーチンは別のエントリ・ポイントにリンクする。さもなければ、コーリー・ルーチンは、スタブ・ルーチンを介してコーリー・ルーチンにリンクする。 （もっと読む）

【課題】 コンパイル装置およびコンパイルプログラムに関し、複数の演算器を使っての演算処理の高速化を図る。
【解決手段】 ソースコード内に記述されたループを複数の命令群にアンローリングし、複数のレジスタを複数のレジスタ群にグループ分けしたときの各１つのレジスタ群を複数の命令群それぞれに割り当て、複数の命令群それぞれについて、１つの命令群に出現する変数のうちの複数の命令群に共通に使用される共通変数を除く個別変数の全てをその１つの命令群に割り当てられた１つのレジスタ群を構成するレジスタのみに割り付ける。 （もっと読む）

【課題】転送命令の生成を低減するプログラム変換装置を提供する。
【解決手段】プログラム変換装置は、ソースプログラムをオブジェクトプログラムに変換するプログラム変換装置であって、実レジスタの代わりに仮想レジスタより記述されたプログラム部分を含むソースプログラムをメモリに記憶し、プログラム部分を跨ぐ生存区間を有する変数を検出し（ステップｃ２）、検出された変数に対して実レジスタを割り当てた場合の得失値を実レジスタ毎に算出し（ステップｃ３）、前記得失値が最小の実レジスタを前記仮想レジスタに割り当てる（ステップｃ４）。 （もっと読む）

【課題】プログラムの実行時間を短縮する。
【解決手段】複数あるベクトルレジスタ１２への割当が指示された配列を、ベクトルレジスタ１２のそれぞれの記憶領域に応じて分割し、分割した配列の記憶領域をそれぞれ異なるベクトルレジスタ１２に割り当てるステップと、配列が割り当てられたベクトルレジスタ１２のレジスタ番号をインデックスレジスタ１５にセットするコードを生成するステップと、ベクトルレジスタ１２に割り当てられた配列に対してインデックスレジスタ１５を用いてアクセスするコードを生成するステップと、を含む。 （もっと読む）

【課題】メモリアクセス命令のベクトル化は、メモリのバンド幅を増やすことを目的として、２つ又はそれ以上のメモリアクセス命令を１つのシングルメモリアクセス命令に結合し、長いメモリアクセス待ち時間を持つコンピュータデバイスの性能を高める。
【解決手段】最小データアクセス単位（ＭＤＡＵ）より小さい読み出し又は書き込みの複数のメモリアクセス命令を、複数の最小データアクセス単位を読み出す又は書き込む複数のメモリアクセス命令に変換する段階１０２と、複数のメモリアクセス命令をベースアドレスにオフセットを加算する形式に変換する段階１０４と、変換された複数のメモリアクセス命令の複数のサブセットを複数のパーティションにグループ化する段階１０６と、複数の命令パターンとマッチする複数のサブセット内の複数の変換されたメモリアクセス命令をベクトル化する段階１０８とを備える。 （もっと読む）

【課題】ｃａｌｌｅｅ−ｓａｖｅレジスタの回復コードでｐｏｐ命令を用いながら、不要な回復コードを削減する。
【解決手段】関数出口において回復不要なレジスタを検出し、回復不要なレジスタを考慮してｃａｌｌｅｅ−ｓａｖｅレジスタの退避順序と回復順序を決定し、回復不要なレジスタの回復コードを生成せず、回復不要になったレジスタの合計サイズをスタックレジスタの更新サイズに反映させる機能を有する。 （もっと読む）

【課題】プログラム全体の最適化と局所的な最適化の調和を取った最適化ができるコンパイル装置を提供する。
【解決手段】コンパイル装置のレジスタ割り当て部１３は、ループとその他の部分からなるプログラムを入力して、ループおよびその他の部分に基づいてプログラムの各変数に第１の優先度を与え、第１の優先度の高い順に所定数の変数（第１の変数）にグローバルレジスタを、残りの変数（第２の変数）に非グローバルレジスタを割り当てる（第１の割り当て）。レジスタ割り当て部１３は、ループ部分に基づいて各変数に第２の優先度を与え、第２の変数のうち第２の優先度が、何れかの第１の変数の第２の優先度より高い何れかの変数（第４の変数）に、第１の変数のうち第２の優先度が、第４の変数の第２の優先度より低い何れかの変数（第３の変数）に割り当てた前記グローバルレジスタを割り当て直す（第２の割り当て）。 （もっと読む）

【課題】アセンブリ言語の部分を跨いで生存するレジスタとアセンブリ言語の部分において指定されるレジスタとが実際にバッティングする場合のみ検出することができるプログラム開発装置を提供する。
【解決手段】プログラム開発装置１は、ターゲットプロセッサ上で実行される目的プログラムのための原始プログラム中に、ターゲットプロセッサのレジスタを直接指定している１以上の代入文を含むか否かを解析する構文解析部１１と、原始プログラムがコンパイルされ割り付けられるレジスタの生存区間情報を検出し、検出した生存区間情報に基づき割り付けられるレジスタが１以上の代入文を跨いで生存しているか否かを検出する検出部とを有する。 （もっと読む）

【課題】メモリの一部を一時的にゲストハードウエアのレジスタによって代行させる際に、ソースコード上での区別を不要にし、設計や検証の効率化を図る。
【解決手段】プロセッサとメモリとゲストハードウエアからなるシステムに組み込む転送機構と、プロセッサの実行する命令列を再構成するリアセンブラとを備える。リアセンブラは、ソースコードおよび該ソースコードからコンパイルされた第１のバイナリコードを取り込んで、転送機構の動作の手がかりとなり且つプロセッサの処理に影響を与えない標識命令を書き込んだ第２のバイナリコードを再構成してメモリにロードする。転送機構は、プロセッサが実行するメモリとの間の読み書き処理のうち、ゲストハードウエアが実行すべき処理で参照／代入される変数の読み書き処理を検出し、当該検出した読み書き処理について、ゲストハードウエアと所定のレジスタとの間で読み書きを実行させる。 （もっと読む）

【課題】プロセッサにおいてレジスタファイルの低消費電力化を図ることのできるプロセッサを提供する。
【解決手段】プロセッサ１は、複数のレジスタを有するレジスタファイル１２と、レジスタファイル１２における、電源の供給を停止する１以上のレジスタを選択可能なスイッチ素子群回路１２ａと、オブジェクトコードの実行時に、オブジェクトコードに含まれる、使用するレジスタ数あるいは使用しないレジスタ数の情報に基づいて、レジスタファイル１２を制御するためのレジスタファイル制御信号を出力する実行部２１と、レジスタファイル制御信号に基づいて、電源の供給を停止する１以上のレジスタを選択するためのレジスタ制御信号をスイッチ素子群回路１２ａに出力するレジスタファイル制御部１６とを有する。 （もっと読む）

【課題】プログラム格納用のメモリサイズを小さくする。
【解決手段】ソースプログラムをオブジェクトプログラムに変換する際に、同一のレジスタを続けて使用する命令コードが複数ある場合に、これらの命令コードが連続するように変換する。また、変換したｍビットの命令コードの内で有効ビット数がｎビット以下の命令コードに対しては、下位のビット位置に無効ビットを配置すると共にレジスタを指定するオペランドを上位の一定のビット位置に配置する。一方、命令コードの有効ビット数がｎビットを越える命令コードに対しては、レジスタを指定するオペランドを削除する。この結果、オブジェクトプログラムを構成する各命令コードの有効ビット数はｎビット以下になる。従って、上位ｎビットをプログラム格納用のメモリに書き込むことで、プログラム格納用のメモリサイズを小さくすることができるという効果がある。 （もっと読む）

【課題】レジスタを割り付けられない変数を減らすと共に、レジスタ間の値の受渡を減らし、プログラムの実行を効率化する。
【解決手段】コンパイラ装置は、変数間の干渉関係を示す干渉情報を記憶しており、各変数に、干渉関係にある変数の組に同一のレジスタを割り付けない範囲内において、基準数以上のレジスタの中から所定の手順に従ってレジスタを選択して割り付け、同一のレジスタが割り付けられた複数の前記変数を新たな変数に置換し、かつ当該複数の変数の各々についての干渉関係を併合して当該新たな変数についての干渉関係を生成し、その干渉関係により干渉情報を更新し、当該新たな変数を使用する前記プログラム中の各変数に、更新した前記干渉情報に基づく干渉関係にある変数の組に同一のレジスタを割り付けない範囲内において、前記所定の手順と同一の手順に従って前記基準数のレジスタの中から選択したレジスタを割り付ける。 （もっと読む）

【課題】命令分解用の予備のレジスタの有効活用を実現すると共に、予備のレジスタの複数用途での共用の際のエラー検出性を確保できるようなコンパイラシステムを提供する。
【解決手段】命令定義資源設定部３１は、レジスタ割り付け部３２による処理の前処理として、命令毎にその命令で定義および参照するレジスタなどの資源を中間コードに設定していく。命令定義資源設定部３１は、各命令が複数命令に分解される可能性について検出し、分解される可能性がある命令については、分解に使用するレジスタＲ２９の定義および参照があるものとして、レジスタＲ２９を中間コードに設定する。レジスタ割り付け部３２は、分解に使用するレジスタＲ２９の生存区間を跨がない範囲で、レジスタＲ２９を汎用用途に使用する。 （もっと読む）

【課題】キャッシュミスが発生しにくいレジスタ退避を実現する。
【解決手段】コンパイル装置４は、コードを，仮想レジスタに割り当てるユニット４ａ、仮想レジスタのレジスタ生存区間がスカラ使用タイプかＳＩＭＤ使用タイプか判断するユニット４ｂ、レジスタ生存区間が実レジスタに割り当て可能か判断するユニット４ｃ、レジスタ生存区間が実レジスタに割り当て可能な場合、レジスタ生存区間を実レジスタに割り当てるユニット４ｄ、レジスタ生存区間が実レジスタに割り当て可能ではなくレジスタ生存区間がスカラ使用タイプと判断された場合に退避用ＳＩＭＤ実レジスタを確保するユニット４ｅ、退避用ＳＩＭＤ実レジスタが確保された場合にレジスタ生存区間を退避用ＳＩＭＤ実レジスタに割り当て、残りのレジスタ生存区間を実レジスタに割り当て、レジスタ生存区間と残りのレジスタ生存区間の境界にレジスタ退避コードを割り当てるユニット４ｆを具備する。 （もっと読む）

【課題】複数の命令を１のサイクルにおいて実行するプロセッサにおいて、並列処理を行う場合に、実行サイクル数を削減することができるプロセッサ及びコンパイル装置を提供する。
【解決手段】レジスタＲ０〜Ｒ３１は、それぞれ上位３２ビットの領域と下位３２ビットの領域に分かれている。レジスタ書込制御部４３１は、１のサイクルで発行された各命令における書き込むレジスタと書き込み位置（上位又は下位のいずれか）を示す情報をセレクタ４３２１、４３２２へ出力する。セレクタ４３２１、４３２２は、それぞれ、第１演算部４４、第２演算部４５又は第３演算部４６から出力される各データのうちいずれか１のデータを選択し、選択したデータをいずれか１のレジスタの上位及び下位へそれぞれ書き込む。 （もっと読む）

【課題】ループ処理の性能を向上させるコンパイラ装置を提供する。
【解決手段】ループ処理を含むＣプログラム２２を機械語プログラム３８に変換するコンパイラ２０であって、Ｃプログラム２２に含まれるループ処理外に位置する命令で使用される変数の生存区間の状況に基づいて、当該命令をループ処理内に移動可能か否かを判定する移動判定部２８と、移動判定部２８で移動可能と判断された命令を前記ループ処理内に移動させ、中間プログラムを生成する移動実行部３０と、中間プログラムを機械語プログラム３８に変換して出力する出力部３６とを備える。 （もっと読む）