【課題】同期化に要する時間を短縮して画面品位を向上させる。
【解決手段】同期信号制御回路は、入力映像信号に対する表示周波数が所定の許容範囲内にある場合に前記入力映像信号に基づく表示が可能な表示部に対して前記入力映像信号の表示に用いる表示同期クロック、表示水平同期信号及び表示垂直同期信号を出力する同期信号制御回路において、前記入力映像信号に基づく入力垂直同期信号と前記表示垂直同期信号との位相差を検出する位相差検出部と、前記位相差検出部の検出結果に基づいて、前記位相差が小さくなるように前記許容範囲内で前記表示同期クロックの周波数を制御する表示同期クロック制御部と、前記表示同期クロック制御部によってクロック周波数が制御された前記表示同期クロックを用いて前記表示水平同期信号及び表示垂直同期信号を生成する同期信号生成部とを具備する。 （もっと読む）

【課題】外部同期信号をカメラに出力し、この外部同期信号と同期してカメラから出力された画像データを処理する機能を備え、簡単な構成でカメラの異常を検出することができるロボットシステムの提供。
【解決手段】ロボット制御装置１０は、同期信号分離回路１２と、Ａ／Ｄ変換回路１４と、クランプ回路１６と、水平同期信号の位相比較を行う水平同期信号位相比較回路１８と、水平同期信号が同期しているか否かを判定する同期判定回路２０と、画像取込回路２２と、処理部２４と、垂直同期信号及び水平同期信号を外部同期信号として生成する同期信号生成部又は回路２６と、カメラ２８をロボット制御装置１０に接続するためのコネクタ３０とを備えている。 （もっと読む）

【課題】回路の小面積化、低消費電力化を図ることが可能であり、しかも温度依存性の影響を受けない安定した位相比較が可能な同期信号処理装置を提供する。
【解決手段】水平同期信号を同期クロックで同期させ、当該同期クロックのタイミングでデジタルデータとして出力する時間デジタル変換器（ＴＤＣ）と、同期クロックをカウントして参照クロックを生成する参照クロック生成部と、ＴＤＣによるデジタルデータと参照クロックの位相比較を行うことにより位相差情報を得るデジタル位相比較器と、デジタル位相比較器の位相差情報に応じて上記参照クロックとＴＤＣによる水平同期信号のデジタルデータの位相が一致するように周波数が制御される同期クロックを生成する同期クロック生成装置と、を有する。 （もっと読む）

【課題】ビデオをオーディオによりよく同期化すること。
【解決手段】オーディオ／ビデオストリームを再生する時に、多くの再生デバイスは、エンコードに使用されたオーディオクロックおよびビデオクロックの再作成を試みる。そのようなクロックを再作成するのに通常使用される手段の１つに、位相ロックループ（ＰＬＬ）回路の使用が含まれる。オーディオとビデオは、同期化されたままにならなければならない。しかし、多くの適度なコストのＰＬＬは、エンコーディングに使用された正確なビデオクロックを再作成することができない。オーディオへのビデオの同期化は、再作成されるビデオを定義する範囲（または他の変数）の１つまたは複数を調整することによって解決することができる。ビデオの範囲（または他の変数）を変更することによって、ＰＬＬの出力周波数を実施できる値に調整できるようになる。 （もっと読む）

【課題】同期信号に同期させた映像信号の調整を行う機能を安価に実現することのできる映像表示制御装置を得る。
【解決手段】水平位置検出部３５は、デジタル映像信号３１ａと水平同期パルス３１ｂを入力し、水平同期パルス３１ｂに同期したデジタル映像信号３１ａのタイミングと、実際に入力したデジタル映像信号３１ａのタイミングとのずれ量に対応した映像遅延制御信号３５ａと水平同期遅延制御信号３５ｂを出力する。映像信号用遅延選択回路４６及び同期信号用遅延選択回路４７は、これら遅延制御信号３５ａ，に基づいて、フリップフロップ回路３６〜４０及びフリップフロップ回路４１〜４５のいずれかの出力を選択し、水平位置調整済みデジタル映像信号３２ａ及び水平位置調整済み水平同期パルス３２ｂとして出力する。 （もっと読む）

【課題】アナログ映像信号を、その形状に拘らず、良好に量子化することが可能な表示装置及び表示方法を提供する。
【解決手段】表示装置は、クロック生成器７によって生成された互いに位相が異なる複数のクロックに対応する複数のデジタル映像信号の、画像表示部５の隣接する画素間の差分絶対値の積算値である積算評価値の最大値を最小値で割った値が閾値よりも大きい場合には積算評価値を最大にするクロックの位相にクロック生成器を調整し、閾値以下の場合にはクロックの位相に対して水平開始位置が一定となる位相範囲の中間位置にクロック生成器を調整する制御部１と、を有する。 （もっと読む）

【課題】本発明は、映像表示装置に関するもので、使用性を高めることを目的とするものである。
【解決手段】そしてこの目的を達成するために本発明は、本体ケース９と、この本体ケース９に設けられた複数の入力端子と、これら複数の入力端子に接続された入力部１６と、この入力部１６に接続された画像信号変換部１７と、この画像信号変換部１７に接続された表示画像生成部１８と、この表示画像生成部１８に接続された表示部１０と、を備え、前記入力部１６は、前記複数の入力端子から入力されたそれぞれの入力信号を同一形式の出力形態に変換する構成とし、前記画像信号変換部１７は、前記入力部１６によって同一形式の出力形態に変換された入力信号の同期信号を所定の周波数のクロックで同期させる同期再設定手段２３、２５、２７を有する構成とした。 （もっと読む）

【課題】出力するクロックの周波数を意識的に拡散して、テレビ受像機やパソコンモニタ映像受像機への電磁妨害のピークを減らすクロック発生装置を提供する。
【解決手段】周波数拡散情報発生回路９０を設け、第二のＤＴＯ９１と第二のＤＡＣ９２にてデジタルＬＰＦ８から出力される位相誤差情報と周波数拡散情報から正弦波を発生し、アナログＰＬＬ９３で逓倍することにより、クロック出力端子９４から周波数拡散されたクロックを出力することができ、システムが用いる高い周波数からでる妨害を抑制するために意識的に周波数を拡散できるクロック発生装置を得ることができる。 （もっと読む）

【課題】 ジッタの少ないクロックを発生させる
【解決手段】 第１の発振器と、前記第１の発振器から出力される第１のクロックの周波数とは異なる周波数の第２のクロックを出力する第２の発振器と、前記第１の発振器からの第１のクロックと前記第２の発振器からの第２のクロックのうちの一方を選択する選択手段と、前記選択手段により選択された第１のクロックまたは第２のクロックの周波数を逓倍し、出力クロックを生成する生成手段と、前記第１の発振器からの第１のクロックを逓倍する逓倍回路と、前記逓倍回路からの出力信号と前記生成手段からの出力クロックとの位相差を検出し、前記位相差を示す信号を前記第２の発振器に出力することにより前記第２の発振器からの第２のクロックの周波数を変更する位相検出手段とを備える。 （もっと読む）

【課題】 複数の水平発振器周波数との同期化、および様々な信号源からの同期信号との同期化を実現すること。
【解決手段】 コンピュータ生成画像をも表示し得る、標準精細度または高精細度の放送信号源からの画像を表示を行うために、水平周波数信号発生器３００は複数の周波数で選択的に動作可能であり、複数の水平周波数で同期発振するように制御される発振器を具えている。同期パルス５の信号源ＳＷ１５は位相検出器５０の入力に結合され、位相検出器５０の別の入力は発振器３００／４００に結合される。位相検出器５０は２入力間の位相差を表す出力信号１１を発生する。プロセッサ２００が、位相検出器５０に結合されており、出力信号１１を処理し、発振器３００／４００を制御するための制御信号を発生する。プロセッサ２００のゲインは複数の周波数の中の選択されたものに応じて制御される。 （もっと読む）

【課題】 温度によるクロックの変動を抑える。
【解決手段】 クロックを用いて信号を生成する信号処理部と、外部からの入力信号と前記信号処理部から出力された信号との位相差を検出し、前記位相差を示す信号を出力すると共に前記入力信号が無くなるとその直前の位相差の信号を出力する位相差検出部と、温度補償型の発振器からの出力信号に応じて前記位相差検出部からの出力に応じた値をカウントし、前記カウント値に基づいて基準信号を生成するデジタル発振器と、前記デジタル発振器からの基準信号と前記クロックを分周した信号との位相差に応じて前記クロックを生成するクロック生成部とを備える。 （もっと読む）

【課題】 複数の水平発振器周波数との同期化、および様々な信号源からの同期信号との同期化を実現すること。
【解決手段】 コンピュータ生成画像をも表示し得る、標準精細度または高精細度の放送信号源からの画像を表示を行うために、水平周波数信号発生器３００は複数の周波数で選択的に動作可能であり、複数の水平周波数で同期発振するように制御される発振器を具えている。同期パルス５の信号源ＳＷ１５は位相検出器５０の入力に結合され、位相検出器５０の別の入力は発振器３００／４００に結合される。位相検出器５０は２入力間の位相差を表す出力信号１１を発生する。プロセッサ２００が、位相検出器５０に結合されており、出力信号１１を処理し、発振器３００／４００を制御するための制御信号を発生する。プロセッサ２００のゲインは複数の周波数の中の選択されたものに応じて制御される。 （もっと読む）

【課題】従来技術において、例えば基準クロックは27 MHz程度であり、分解能が低いため、厳密には閾値分離したポイントから入力信号のHSYNCを生成することができなかった。
【解決手段】本発明の映像信号処理装置は、映像信号から同期分離閾値を算出する閾値算出手段と、基準クロックを逓倍する逓倍手段と、前記逓倍されたクロックと前記同期分離閾値とを比較して同期信号を生成する同期信号生成手段と、基準クロックを分周する分周手段と、前記分周されたクロックと前記同期信号との位相差を比較して位相差信号を生成する位相比較手段と、前記位相差信号に基づいて基準クロックを調整する調整手段と、を有することを特徴とする。 （もっと読む）

【課題】ピクセルクロック信号の広範囲の周波数に対応して位相誤差をディジタル化する場合の装置構成を簡素化する。
【解決手段】位相検出回路１は、単位遅延時間が可変とされ、２つの信号変化の時間差を単位遅延時間の整数倍である計数値として計数する遅延計数部１１と、遅延量調整回路１２と、除算回路１３と、を備える。遅延計数部１１は、ピクセルクロック信号ＣＬＫの周期の所定倍を計数値Ｎ１（Ｎ１は正の整数）として、水平同期信号ＨＳのエッジとこのエッジの直前のピクセルクロック信号ＣＬＫのエッジとの時間差を計数値Ｎ２（Ｎ２は正の整数）として、それぞれ時分割的に計数して出力する。遅延量調整回路１２は、計数値Ｎ１に基づいて単位遅延時間を調整する。除算回路１３は、水平同期信号ＨＳとピクセルクロック信号ＣＬＫとの間の位相情報としてＮ２／Ｎ１を求めて出力する。 （もっと読む）

【課題】映像信号のためのドットクロックを適切に容易に調整することができる技術を提供する。
【解決手段】ドットクロックの位相調整では、まず、位相が異なる２つのドットクロックを用いて２つの画像データを取得する。そして、２つの画像データに基づいた演算によって、映像信号との位相関係を示す位相関係指標をそれぞれ求め、これらの位相関係指標に基づいてドットクロックに望ましい位相を与える遅延量を決定する。ドットクロックの周波数調整の第１の方法では、まず、仮の逓倍数で生成されたドットクロックを用いて画像データを取得し、この画像データの１ライン上の有効信号領域の長さを求める。そして、この有効信号領域の長さの測定値と既知の長さとの比から、望ましい逓倍数を求める。周波数調整の第２の方法では、サンプリングした画像データに含まれるビート成分を抽出することによって、仮逓倍数と望ましい逓倍数の差を決定する。 （もっと読む）

【課題】表示同期信号と入力同期信号の位相差を検出し、その位相差を見込んだ表示同期信号処理を行うことで同期化を瞬時に行い、映像のスキップ及びリピートを防ぐ。
【解決手段】同期信号制御回路１は、表示同期信号と入力同期信号との位相差を検出する位相検出部１２と、同期補償期間を設定するための設定値と、検出した位相差とを加算する加算回路２４及び２５と、入力同期信号の位相を加算回路２４及び２５の出力信号に基づいて補正する加算回路３１とを有する。また、同期信号制御回路１は、表示同期信号を基準として、同期補償期間を示すゲート信号を生成するゲート信号生成部２９と、同期補償期間内に入力同期信号が存在するか否かを検出し、同期化できるか否かを判定する同期化可否判定部１５と、同期化可否判定部１５の判定結果に基づいて、補正された入力同期信号へ切り換える選択部１６とを有する。 （もっと読む）

【課題】
デジタル映像信号処理で必要となる所定周波数の基準クロック信号を得る手法として、ジッター発生要因を有する手法を用いた場合でも、このジッターに起因する画質劣化や音質劣化を出来る限り目立たなくすることを可能とする装置を提供する。
【解決手段】
映像信号や音声信号の信号レベルが低い期間か否かを検出し、信号レベルが低くない期間は、クロック信号を生成するＰＬＬ回路の構成要素である帰還分周器５の分周比率を固定値とし、信号レベルが低い期間は、帰還分周器５の分周比率を可変して、これら各期間よりも十分に長い期間で積分すると、全体的にみれば所定周波数となる基準クロック信号を生成する。 （もっと読む）

【課題】ＰＬＬ回路での位相ロック可否を判断し、判断結果に応じて入力アナログ映像信号のサンプリングクロック生成に使用する回路をＰＬＬ回路とＤＬＬ回路で自動的に切り替え可能な映像信号処理装置を提供する。
【解決手段】アナログ映像信号をＡ／Ｄ変換するＡＤ変換器２と、ＡＤ変換器２にクロック信号を供給するクロック信号生成回路８を備え、クロック信号生成回路８は、アナログ映像信号から取得された水平同期信号に基づいて第一クロック信号を生成するＰＬＬ回路８１と、アナログ映像信号から取得された復号同期信号に基づいて第二クロック信号を生成するＤＬＬ回路８２と、ＰＬＬ用位相比較器８１１の出力に基づいて第一クロック信号または第二クロック信号の何れかを選択して出力するクロック選択部８３を備えている。 （もっと読む）

【課題】水平出力基準信号の水平同期信号との位相差を抑制することができるＬＣＤタイミング制御回路を実現する。
【解決手段】本発明のＬＣＤタイミング制御回路は、水平同期信号Ａと位相比較をして内部生成した水平クロックＤをカウントして水平基準信号Ｅを生成する水平周期カウンタ１４と、水平周期カウンタ１４からのカウント値Ｈおよび水平同期信号Ａに基づいて、水平基準信号Ｅの周期と水平同期信号Ａの周期とが一致していることを示す水平周期一致信号Ｉを生成する水平周期検出回路１５と、水平周期一致信号Ｉ、水平周期カウンタからのカウント値Ｈ、および水平同期信号Ａに基づいて、水平同期信号Ａと水平基準信号Ｅとの位相差Ｂを補正した水平出力基準信号Ｇを水平基準信号Ｅの周期と水平同期信号Ａの周期とが一致している期間に生成する水平出力基準生成カウンタを有する。 （もっと読む）

【課題】クロック生成回路が、ロック状態とは１８０°位相のずれた状態（擬似ロック状態）の出力クロックを出力する可能性がある。
【解決手段】遅延同期ループ型のクロック信号生成回路として、（ａ）第１のクロック信号を遅延して第２のクロック信号を生成する遅延線路と、（ｂ）第２のクロック信号が第１のクロック信号に位相同期するように、遅延線路における遅延量を可変制御する遅延量制御部と、（ｃ）第１のクロック信号と第２のクロック信号との擬似ロック状態を検出する擬似ロック検出部と、（ｄ）擬似ロック状態の検出時、遅延線路の遅延量を変更する擬似ロック状態解除部とを有するものを提案する。 （もっと読む）