信号処理装置
【課題】 温度によるクロックの変動を抑える。
【解決手段】 クロックを用いて信号を生成する信号処理部と、外部からの入力信号と前記信号処理部から出力された信号との位相差を検出し、前記位相差を示す信号を出力すると共に前記入力信号が無くなるとその直前の位相差の信号を出力する位相差検出部と、温度補償型の発振器からの出力信号に応じて前記位相差検出部からの出力に応じた値をカウントし、前記カウント値に基づいて基準信号を生成するデジタル発振器と、前記デジタル発振器からの基準信号と前記クロックを分周した信号との位相差に応じて前記クロックを生成するクロック生成部とを備える。
【解決手段】 クロックを用いて信号を生成する信号処理部と、外部からの入力信号と前記信号処理部から出力された信号との位相差を検出し、前記位相差を示す信号を出力すると共に前記入力信号が無くなるとその直前の位相差の信号を出力する位相差検出部と、温度補償型の発振器からの出力信号に応じて前記位相差検出部からの出力に応じた値をカウントし、前記カウント値に基づいて基準信号を生成するデジタル発振器と、前記デジタル発振器からの基準信号と前記クロックを分周した信号との位相差に応じて前記クロックを生成するクロック生成部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理装置に関し、特に、外部から入力された信号に同期したクロックを生成する装置に関する。
【背景技術】
【０００２】
従来、ビデオカメラなどの装置においては、外部から入力された動画像信号に同期したクロックを生成し、このクロックに基づいて動画像信号を処理している。また、業務用のビデオカメラでは、入力された基準信号に対して動作クロックの位相と周波数を合わせる、ゲンロックという機能を持つ。例えば、複数の業務用ビデオカメラに対し、共通の基準信号を供給してゲンロック処理を行うことで、各ビデオカメラにおける動作クロックの位相と周波数を揃えることができる。
【０００３】
ビデオカメラでは、ゲンロック処理によりクロックの位相、周波数を調整した後、基準信号が無くなった状態でも、クロックの位相周波数が変化しないことが求められる。外部の基準信号に同期したクロックを生成するため、従来、ＰＬＬ回路が用いられる。ＰＬＬ回路において、基準信号がなくなると、無くなる直前の位相、周波数を保持することが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−８４０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述の様に、基準信号が無い状態では、ＰＬＬ回路は自走（フリーラン）状態となっている。そのため、自走状態であっても、生成するクロックが長期間にわたり安定していることが要求される。
【０００６】
ＰＬＬ回路では、一般に、ＶＣＸＯ（電圧制御水晶発振器）等の安価な発信器が用いられる。しかしながら、ＶＣＸＯは温度によって発振周波数が変動するという問題がある。
【０００７】
業務用のビデオカメラでは、特にクロック周波数について、高い精度で変動が無いことが求められる。そのため、この様な自走状態でのクロックの変動は望ましく無い。
【０００８】
これを防ぐため、例えば、ＶＣＴＣＸＯ（温度補償型の電圧制御水晶発振器）を用いることも考えられるが、非常に高価であり、カメラのコストアップを招くという問題があった。
【０００９】
本発明はこの様な問題を解決し、温度によるクロックの変動を抑えることが可能な装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明によれば、クロックを用いて信号を生成する信号処理部と、外部からの入力信号と前記信号処理部から出力された信号との位相差を検出し、前記位相差を示す信号を出力すると共に前記入力信号が無くなるとその直前の位相差の信号を出力する位相差検出部と、温度補償型の発振器からの出力信号に応じて前記位相差検出部からの出力に応じた値をカウントし、前記カウント値に基づいて基準信号を生成するデジタル発振器と、前記デジタル発振器からの基準信号と前記クロックを分周した信号との位相差に応じて前記クロックを生成するクロック生成部とを備える。
【発明の効果】
【００１１】
温度によるクロックの変動を抑えることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態におけるビデオカメラの構成を示す図である。
【図２】入力処理部の構成を示す図である。
【図３】ループフィルタの周波数特性を示す図である。
【図４】デジタル発振器の構成及び動作を説明するための図である。
【図５】位相比較器の構成を示す図である。
【図６】クロックの生成動作を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施形態を説明する。
【００１４】
図１は、本発明が適用されるビデオカメラ１００の構成を示す図である。図１において、撮像部１０１は被写体を撮像し、動画像信号を出力する。信号処理部１０２は、撮像部１０１により得られた動画像信号、または、入力処理部１０４から出力される外部からの動画像信号を処理し、記録に適した形態に変換する。記録部１０３は、信号処理部１０２から出力される動画像信号を不図示の記録媒体に記録する。
【００１５】
入力処理部１０４は、外部から供給される基準動画像信号などの信号を入力し、信号処理部１０２に出力すると共に、後述の様に、システムクロックを生成する。制御部１０５はビデオカメラ１００の各部を制御する。操作部１０６は、電源スイッチや記録開始、停止のためのトリガスイッチなど、各種の操作スイッチを備え、ユーザは操作部１０６を操作することでビデオカメラ１００の動作を指示する。表示部１０７は撮像部１０１、或いは、入力処理部１０４からの動画像信号を表示する。
【００１６】
この様なビデオカメラ１００において、操作部１０６により電源が投入されると、制御部１０５は各部を制御し、撮像部１０１による動画像の撮影を開始する。
【００１７】
そして、操作部１０６により記録開始の指示があると、信号処理部１０２からの動画像信号を記録するよう、記録部１０３を制御し、記録停止の指示があるまで動画像の記録を続ける。
【００１８】
また、制御部１０５は、記録停止中に入力処理部１０４に対して外部からの基準動画像信号が入力されると、この基準動画像信号に同期したクロックを生成するよう、入力処理部１０４を制御する。
【００１９】
次に、入力処理部１０４によるシステムクロックの生成処理について説明する。なお、図１のビデオカメラ１００の各部はデジタル回路で構成されており、入力処理部１０４により生成されるシステムクロックに従って動作する。即ち、撮像部１０１は、システムクロックに応じて動画像信号を生成し、垂直同期信号、水平同期信号を動画像信号に付加して出力する。また、信号処理部１０２も、システムクロックに応じて圧縮処理等の処理を行う。
【００２０】
また、ビデオカメラ１００は、外部からの基準動画像信号に同期したクロックを生成するゲンロック機能を持っており、基準動画像信号が無くなった後も、ＰＬＬ回路が自走動作することでシステムクロックを生成する。
【００２１】
図２（ａ）は入力処理部１０４の構成を示す図である。入力端子１０４ａには、例えばＳＭＰＴＥ２５９ＭやＳＭＰＴＥ２９２Ｍに準拠したＳＤＩ方式等の所定の方式に従う基準動画像信号が装置外部から入力される。また、入力端子２０３には、基準動画像信号以外の信号も入力される。外部からの動画像信号は、入力信号処理部１０４ｂとクロック生成部１０４ｃに出力される。入力信号処理部１０４ｂは入力された動画像信号に必要な処理を施し、信号処理部１０２に出力する。また、入力された動画像信号に付加された情報を制御部１０５に出力する。
【００２２】
クロック生成部１０４は、入力された動画像信号に同期したシステムクロックを生成する。クロック生成部１０４の構成を図２（ｂ）に示す。
【００２３】
図２（ｂ）において、同期検出部２０１は、撮像部１０１から出力される動画像信号を入力し、動画像信号から垂直同期信号と水平同期信号を検出する。そして、垂直同期信号を示すタイミング信号を垂直位相差検出部２０２に出力し、水平同期信号を示すタイミング信号を水平位相差検出部２０４に出力する。
【００２４】
同期検出部２０３は、入力された外部からの動画像信号から水平同期信号と垂直同期信号を検出する。そして、そして、垂直同期信号を示すタイミング信号を垂直位相差検出部２０２に出力し、水平同期信号を示すタイミング信号を水平位相差検出部２０４に出力する。
【００２５】
垂直位相差検出部２０２は、二つの垂直同期信号の位相差を比較する。垂直同期信号は水平同期信号の整数倍のタイミングで存在するため、本実施形態では、二つの垂直同期信号のタイミング信号の間隔を水平同期信号のタイミング信号によりカウントし、位相差を検出する。
【００２６】
検出した垂直同期信号の位相差は、制御部１０５に出力される。制御部１０５は、この垂直同期信号の位相差に基づいて撮像部１０１の動作タイミングや信号処理部１０２を制御して、撮像部１０１から出力される動画像信号の垂直同期タイミングを変化させる。
【００２７】
また、水平位相差検出部２０４は、二つの水平同期信号の位相差を検出する。ここでは、二つの水平同期信号のタイミング信号の間隔をシステムクロックでカウントし、位相差を検出する。
【００２８】
水平位相差検出部２０４の出力はループフィルタ２０５に出力される。ループフィルタ２０５は、水平位相差検出部２０４の出力に含まれる高域のノイズを抑圧し、低域でゲインを持つような特性であればよい。例えば図３に示すような、いわゆるラグリードフィルタ特性を持つものとする。また、ループフィルタ２０６は、後述の様に制御部１０５から指示があると、その出力を保持する。ループフィルタ２０５からの位相差の信号がデジタル発振器２０８に出力される。
【００２９】
デジタル発振器２０８の構成を図４（ａ）に示す。図４において、ループフィルタ２０５からの位相差を示す出力信号ｐｄがカウンタ４０１に出力される。
【００３０】
一方、カウンタ４０１の他方の入力として、ＴＣＸＯ２０７からのクロックが供給される。ＴＣＸＯ２０７は、公知の温度補償型の水晶発振器である。ＴＣＸＯ（ｔｅｍｐｅｒａｔｕｒｅ−ｃｏｍｐｅｎｓａｔｅｄ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏｒ）は比較的安価で温度によるクロックの周波数変動が少ない発振器である。ＴＣＸＯは温度に夜周波数変動がＶＣＸＯに比べ二桁近く小さいため、自走状態でも周波数変動が少ないクロックを安定的に生成することができる。しかし、ＴＣＸＯは周波数を可変させることができないため、ＰＬＬ回路で用いる発振器には適さない。
【００３１】
カウンタ４０１は加算器とレジスタから構成され、ＴＣＸＯ２０７からのクロックが入力される毎に位相差信号ｐｄの値を順次、加算する。そして、レジスタの最大値までカウントすると、桁こぼれする構成となっている。この様に、一つのＴＣＸＯクロックにつきカウントアップする量は、ループフィルタ２０５からの位相差信号ｐｄの値によって変わる。
【００３２】
図４（ｂ）の４０４ａと図４（ｃ）の４０５ａはそれぞれ、カウンタ４０１の出力信号の波形を示している。カウンタ４０１からは図４のようにのこぎり波状の信号が出力される。そして、位相差信号ｐｄの値が小さければ４０４ａの様に、最大値に達する間での期間が長くなる。一方、位相差信号ｐｄの値が大きければ４０４ｂの様に、最大値に達する間での期間が短くなる。
【００３３】
カウンタ４０１の出力はテーブル４０２に出力される。テーブル４０２は入力したカウント値に応じて正弦波の信号を出力する。即ち、カウンタ４０１が０から最大値までカウントした場合の各カウント値が、正弦波の一周期における各位相に対応している。テーブル４０２は、カウンタ４０２のカウント値に応じた位相の値を正弦波信号として出力する。
【００３４】
図４の４０４ｂ、４０５ｂはそれぞれ、カウンタ４０１からの出力信号が４０４ａ、４０５ａの場合に出力される正弦波の様子を示している、図に示す様に、そして、位相差信号ｐｄの値が小さければ４０４ｂの様に、正弦波の周期が長くなり、周波数が低くなる。一方、位相差信号ｐｄの値が大きければ４０４ｂの様に、正弦波の周期が短くなり、周波数が高くなる。
【００３５】
この様に、デジタル発振器２０８は、温度によるクロック周波数の変動が少ないＴＣＸＯ２０８からのクロックに応じて正弦波信号を発生し、その周波数は位相差によってデジタル的に任意に変更される。そのため、デジタル発振器２０８から出力される正弦波信号は、温度による周波数の変動が少なく、また、デジタル的に周波数が変更できるといえる。本実施形態では、このデジタル発振器２０８からの正弦波信号を基準信号として、その周波数を逓倍することでシステムクロックを生成する。
【００３６】
デジタル発振器２０８からの正弦波信号はＤＡ変換器２０９に出力され、デジタル信号に変換される。本実施形態では、ＤＡＣ２０９としてΔΣＤＡＣを用いる。カウンタ４０１のカウント値が有限であったり、或いは、テーブル４０２のビット数が有限であったりすることから、デジタル発振器２０８の出力は量子化ノイズや高調波成分を多く含む。そこでΔΣＤＡＣを用いることで、ΔΣ変調のノイズシェービング特性により、デジタル発振器２０８の出力に含まれるノイズを高周波側に遷移させる。そして、ＬＰＦ２１０によりフィルタ処理することで、この量子化ノイズを除去することができる。この結果、ＬＰＦ２１０の出力はノイズの少ない単一周波数の正弦波となる。
【００３７】
二値化回路２１１はＬＰＦ２１０からの正弦波出力を二値の信号に変換する。位相比較器２１３は、二値か回路２１１からの二値の基準信号と分周器２１５からの出力の位相差を検出し、ループフィルタ２１３に出力する。ループフィルタ２１３は位相比較器２１２の出力をフィルタ処理し、高域のノイズを抑圧してＶＣＸＯ２１４に出力する。ＶＣＸＯ２１４は、ループフィルタ２１３の出力により、その発振周波数を変化させ、システムクロックＣＬＫを出力する。分周器２１５は、ＶＣＸＯ２１４からのシステムクロックを１／Ｎ分周する。
【００３８】
位相比較器２１２、ループフィルタ２１３、ＶＣＸＯ２１４、分周器２１５によりＰＬＬが構成される。このＰＬＬ回路は、二値化回路２１１からの基準信号に位相同期し、その周波数をＮ倍に逓倍したシステムクロックを生成する。
【００３９】
図５は、位相比較器２１２の構成を示す図である。
【００４０】
図５において、ＤＦＦ５０１は二値化回路２１１からの信号のエッジに同期してＱ出力としてハイレベルを出力する。また、ＤＦＦ５０２は分周器２１５からのクロックのエッジに同期してＱ出力としてハイレベルを出力する。また、各ＤＦＦ５０１，５０２は、ＡＮＤ５０３により、各Ｑ出力が共にハイレベルになるとリセットされる。そのため、基準信号の位相がクロックより進んでいる時は、ＡＮＤ５０４にその位相差に応じた期間分のハイレベル信号が出力される。逆に、基準信号の位相がクロックの位相より遅れている場合、ＡＮＤ５０５にその位相差に応じた期間分のハイレベル信号が出力される。チャージポンプ回路５０６は、ＡＮＤ５０４、５０５の出力信号がそれぞれがハイレベルの間、電流をソースまたはシンクする。
【００４１】
この様に、外部から基準となる動画像信号が入力されている間、入力した基準信号に同期したシステムクロックが生成される。即ち、ゲンロック機能が実現される。
【００４２】
この状態で、不図示のケーブルが入力端子１０４ａから抜かれるなどにより、基準信号が入力され無くなると、信号判別部２０６がその旨を検出し、制御部１０５に出力する。
【００４３】
即ち、信号判別部２０６は、外部から入力信号があるかどうか、また、入力された信号が、ゲンロックに用いることのできる基準の動画像信号かどうかを判断する。本実施形態では、例えば、外部からの入力動画像信号がＳＭＰＴＥ準拠の映像信号かどうかを判断している。
【００４４】
信号判別部２０６は、外部からの入力信号が無くなった場合、その旨を示す信号を制御部１０５に出力する。制御部１０５は、外部からの入力信号が無いことを検出すると、ループフィルタ２０５に対し、位相差信号ｐｄの値を、その直前の値に保持するよう、制御信号を出力する。即ち、ループフィルタ２０５の出力は、外部からの入力信号が無くなる直前の値に保持される。
【００４５】
外部からの入力信号が無くなると、デジタル発振器２０８にはこの保持された位相差ｐｄが供給される。そのため、デジタル発振器２０８からは外部からの入力信号が無くなる直前の周波数の正弦波信号が引き続いて出力される。
【００４６】
そして、デジタル発振器２０８は、前述の様にＴＣＸＯ２０７からのクロックに応じて正弦波信号を生成しており、ＴＣＸＯ２０７は温度によるクロック周波数の変動（ドリフト）が小さい。そのため、デジタル発振器２０８の出力もまた、温度による変動が小さい。
【００４７】
一方、外部からの入力信号が無くなると、ＶＣＸＯ２１４は温度により発振周波数が変動するが、デジタル発振器２０８から正弦波信号を基準信号とするＰＬＬ回路により、この温度による周波数変動は抑圧される。その結果、ＶＣＸＯ２１４から出力されるシステムクロックの周波数は温度によって変動することが無く、安定である。
【００４８】
以上の動作を、図６のフローチャートを用いて説明する。図６の処理は制御部１０５により実現される。
【００４９】
入力端子１０４ａに不図示のケーブルが接続されて基準の動画像信号が入力され、信号判別部２０６により基準信号の入力が検出されるとフローが開始する。
【００５０】
まず、撮像部１０１からの動画像信号を入力処理部１０４に出力する（Ｓ６０１）。次に、信号判別部２０６により、基準信号の入力が無くなったことが検出されたかどうかを判別する（Ｓ６０２）。基準信号が入力されている場合にはＳ６０１に戻る。この間、入力処理部１０４は、前述の様に、外部からの基準の動画像信号に同期したシステムクロックを生成する。
【００５１】
また、信号判別部２０６により、基準信号の入力が無くなったことが検出されると、ループフィルタ２０５に対し、位相差ｐｄをその直前の値に保持するよう制御信号を出力する（Ｓ６０３）。そして、入力処理部１０４に対し、撮像部１０１からの動画像信号の出力を停止する（Ｓ６０４）。
【００５２】
このように、本実施形態では、ゲンロックをさせた後、外部からの基準信号が無くなっても、その直前の状態を安定的に維持することができる。そのため、同様の構成を持つ複数のビデオカメラをスタジオで使用し、各ビデオカメラに対して共通の基準信号を供給してゲンロックを行った場合でも、各ビデオカメラの間で、数時間にわたってフレームのずれが発生しない。
【００５３】
なお、ゲンロックを使用する必要が無い場合には、制御部１０５がループフィルタ２０６の出力ｐｄを任意のデジタル値に設定する。これにより、制御部１０５が設定した値に応じた周波数のシステムクロックが生成される。
【００５４】
また、位相比較器２１２が、基準信号と分周器の出力とを乗算することで位相差を検出するように構成してもよい。その場合、二値化回路２１１は必要無い。
【００５５】
また、本実施形態では、外部から入力された基準の動画像信号から水平同期信号を検出し、この水平同期信号に同期したシステムクロックを生成する構成について説明した。これ以外にも、外部からの基準の信号に同期したクロックを生成する生成装置に対しても同様に本発明を適用可能である。
【００５６】
また、本実施形態では、システムクロックに応じて生成された撮像部１０１からの動画像信号中の水平同期信号と、入力された基準の動画像信号の水平同期信号との位相差を検出した。これ以外にも、例えば、システムクロックから水平同期信号の周波数に対応する内部の同期信号を生成し、この内部同期信号と基準の動画像信号の水平同期信号との位相差を検出するようにしてもよい。
【技術分野】
【０００１】
本発明は信号処理装置に関し、特に、外部から入力された信号に同期したクロックを生成する装置に関する。
【背景技術】
【０００２】
従来、ビデオカメラなどの装置においては、外部から入力された動画像信号に同期したクロックを生成し、このクロックに基づいて動画像信号を処理している。また、業務用のビデオカメラでは、入力された基準信号に対して動作クロックの位相と周波数を合わせる、ゲンロックという機能を持つ。例えば、複数の業務用ビデオカメラに対し、共通の基準信号を供給してゲンロック処理を行うことで、各ビデオカメラにおける動作クロックの位相と周波数を揃えることができる。
【０００３】
ビデオカメラでは、ゲンロック処理によりクロックの位相、周波数を調整した後、基準信号が無くなった状態でも、クロックの位相周波数が変化しないことが求められる。外部の基準信号に同期したクロックを生成するため、従来、ＰＬＬ回路が用いられる。ＰＬＬ回路において、基準信号がなくなると、無くなる直前の位相、周波数を保持することが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−８４０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述の様に、基準信号が無い状態では、ＰＬＬ回路は自走（フリーラン）状態となっている。そのため、自走状態であっても、生成するクロックが長期間にわたり安定していることが要求される。
【０００６】
ＰＬＬ回路では、一般に、ＶＣＸＯ（電圧制御水晶発振器）等の安価な発信器が用いられる。しかしながら、ＶＣＸＯは温度によって発振周波数が変動するという問題がある。
【０００７】
業務用のビデオカメラでは、特にクロック周波数について、高い精度で変動が無いことが求められる。そのため、この様な自走状態でのクロックの変動は望ましく無い。
【０００８】
これを防ぐため、例えば、ＶＣＴＣＸＯ（温度補償型の電圧制御水晶発振器）を用いることも考えられるが、非常に高価であり、カメラのコストアップを招くという問題があった。
【０００９】
本発明はこの様な問題を解決し、温度によるクロックの変動を抑えることが可能な装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明によれば、クロックを用いて信号を生成する信号処理部と、外部からの入力信号と前記信号処理部から出力された信号との位相差を検出し、前記位相差を示す信号を出力すると共に前記入力信号が無くなるとその直前の位相差の信号を出力する位相差検出部と、温度補償型の発振器からの出力信号に応じて前記位相差検出部からの出力に応じた値をカウントし、前記カウント値に基づいて基準信号を生成するデジタル発振器と、前記デジタル発振器からの基準信号と前記クロックを分周した信号との位相差に応じて前記クロックを生成するクロック生成部とを備える。
【発明の効果】
【００１１】
温度によるクロックの変動を抑えることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態におけるビデオカメラの構成を示す図である。
【図２】入力処理部の構成を示す図である。
【図３】ループフィルタの周波数特性を示す図である。
【図４】デジタル発振器の構成及び動作を説明するための図である。
【図５】位相比較器の構成を示す図である。
【図６】クロックの生成動作を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施形態を説明する。
【００１４】
図１は、本発明が適用されるビデオカメラ１００の構成を示す図である。図１において、撮像部１０１は被写体を撮像し、動画像信号を出力する。信号処理部１０２は、撮像部１０１により得られた動画像信号、または、入力処理部１０４から出力される外部からの動画像信号を処理し、記録に適した形態に変換する。記録部１０３は、信号処理部１０２から出力される動画像信号を不図示の記録媒体に記録する。
【００１５】
入力処理部１０４は、外部から供給される基準動画像信号などの信号を入力し、信号処理部１０２に出力すると共に、後述の様に、システムクロックを生成する。制御部１０５はビデオカメラ１００の各部を制御する。操作部１０６は、電源スイッチや記録開始、停止のためのトリガスイッチなど、各種の操作スイッチを備え、ユーザは操作部１０６を操作することでビデオカメラ１００の動作を指示する。表示部１０７は撮像部１０１、或いは、入力処理部１０４からの動画像信号を表示する。
【００１６】
この様なビデオカメラ１００において、操作部１０６により電源が投入されると、制御部１０５は各部を制御し、撮像部１０１による動画像の撮影を開始する。
【００１７】
そして、操作部１０６により記録開始の指示があると、信号処理部１０２からの動画像信号を記録するよう、記録部１０３を制御し、記録停止の指示があるまで動画像の記録を続ける。
【００１８】
また、制御部１０５は、記録停止中に入力処理部１０４に対して外部からの基準動画像信号が入力されると、この基準動画像信号に同期したクロックを生成するよう、入力処理部１０４を制御する。
【００１９】
次に、入力処理部１０４によるシステムクロックの生成処理について説明する。なお、図１のビデオカメラ１００の各部はデジタル回路で構成されており、入力処理部１０４により生成されるシステムクロックに従って動作する。即ち、撮像部１０１は、システムクロックに応じて動画像信号を生成し、垂直同期信号、水平同期信号を動画像信号に付加して出力する。また、信号処理部１０２も、システムクロックに応じて圧縮処理等の処理を行う。
【００２０】
また、ビデオカメラ１００は、外部からの基準動画像信号に同期したクロックを生成するゲンロック機能を持っており、基準動画像信号が無くなった後も、ＰＬＬ回路が自走動作することでシステムクロックを生成する。
【００２１】
図２（ａ）は入力処理部１０４の構成を示す図である。入力端子１０４ａには、例えばＳＭＰＴＥ２５９ＭやＳＭＰＴＥ２９２Ｍに準拠したＳＤＩ方式等の所定の方式に従う基準動画像信号が装置外部から入力される。また、入力端子２０３には、基準動画像信号以外の信号も入力される。外部からの動画像信号は、入力信号処理部１０４ｂとクロック生成部１０４ｃに出力される。入力信号処理部１０４ｂは入力された動画像信号に必要な処理を施し、信号処理部１０２に出力する。また、入力された動画像信号に付加された情報を制御部１０５に出力する。
【００２２】
クロック生成部１０４は、入力された動画像信号に同期したシステムクロックを生成する。クロック生成部１０４の構成を図２（ｂ）に示す。
【００２３】
図２（ｂ）において、同期検出部２０１は、撮像部１０１から出力される動画像信号を入力し、動画像信号から垂直同期信号と水平同期信号を検出する。そして、垂直同期信号を示すタイミング信号を垂直位相差検出部２０２に出力し、水平同期信号を示すタイミング信号を水平位相差検出部２０４に出力する。
【００２４】
同期検出部２０３は、入力された外部からの動画像信号から水平同期信号と垂直同期信号を検出する。そして、そして、垂直同期信号を示すタイミング信号を垂直位相差検出部２０２に出力し、水平同期信号を示すタイミング信号を水平位相差検出部２０４に出力する。
【００２５】
垂直位相差検出部２０２は、二つの垂直同期信号の位相差を比較する。垂直同期信号は水平同期信号の整数倍のタイミングで存在するため、本実施形態では、二つの垂直同期信号のタイミング信号の間隔を水平同期信号のタイミング信号によりカウントし、位相差を検出する。
【００２６】
検出した垂直同期信号の位相差は、制御部１０５に出力される。制御部１０５は、この垂直同期信号の位相差に基づいて撮像部１０１の動作タイミングや信号処理部１０２を制御して、撮像部１０１から出力される動画像信号の垂直同期タイミングを変化させる。
【００２７】
また、水平位相差検出部２０４は、二つの水平同期信号の位相差を検出する。ここでは、二つの水平同期信号のタイミング信号の間隔をシステムクロックでカウントし、位相差を検出する。
【００２８】
水平位相差検出部２０４の出力はループフィルタ２０５に出力される。ループフィルタ２０５は、水平位相差検出部２０４の出力に含まれる高域のノイズを抑圧し、低域でゲインを持つような特性であればよい。例えば図３に示すような、いわゆるラグリードフィルタ特性を持つものとする。また、ループフィルタ２０６は、後述の様に制御部１０５から指示があると、その出力を保持する。ループフィルタ２０５からの位相差の信号がデジタル発振器２０８に出力される。
【００２９】
デジタル発振器２０８の構成を図４（ａ）に示す。図４において、ループフィルタ２０５からの位相差を示す出力信号ｐｄがカウンタ４０１に出力される。
【００３０】
一方、カウンタ４０１の他方の入力として、ＴＣＸＯ２０７からのクロックが供給される。ＴＣＸＯ２０７は、公知の温度補償型の水晶発振器である。ＴＣＸＯ（ｔｅｍｐｅｒａｔｕｒｅ−ｃｏｍｐｅｎｓａｔｅｄ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏｒ）は比較的安価で温度によるクロックの周波数変動が少ない発振器である。ＴＣＸＯは温度に夜周波数変動がＶＣＸＯに比べ二桁近く小さいため、自走状態でも周波数変動が少ないクロックを安定的に生成することができる。しかし、ＴＣＸＯは周波数を可変させることができないため、ＰＬＬ回路で用いる発振器には適さない。
【００３１】
カウンタ４０１は加算器とレジスタから構成され、ＴＣＸＯ２０７からのクロックが入力される毎に位相差信号ｐｄの値を順次、加算する。そして、レジスタの最大値までカウントすると、桁こぼれする構成となっている。この様に、一つのＴＣＸＯクロックにつきカウントアップする量は、ループフィルタ２０５からの位相差信号ｐｄの値によって変わる。
【００３２】
図４（ｂ）の４０４ａと図４（ｃ）の４０５ａはそれぞれ、カウンタ４０１の出力信号の波形を示している。カウンタ４０１からは図４のようにのこぎり波状の信号が出力される。そして、位相差信号ｐｄの値が小さければ４０４ａの様に、最大値に達する間での期間が長くなる。一方、位相差信号ｐｄの値が大きければ４０４ｂの様に、最大値に達する間での期間が短くなる。
【００３３】
カウンタ４０１の出力はテーブル４０２に出力される。テーブル４０２は入力したカウント値に応じて正弦波の信号を出力する。即ち、カウンタ４０１が０から最大値までカウントした場合の各カウント値が、正弦波の一周期における各位相に対応している。テーブル４０２は、カウンタ４０２のカウント値に応じた位相の値を正弦波信号として出力する。
【００３４】
図４の４０４ｂ、４０５ｂはそれぞれ、カウンタ４０１からの出力信号が４０４ａ、４０５ａの場合に出力される正弦波の様子を示している、図に示す様に、そして、位相差信号ｐｄの値が小さければ４０４ｂの様に、正弦波の周期が長くなり、周波数が低くなる。一方、位相差信号ｐｄの値が大きければ４０４ｂの様に、正弦波の周期が短くなり、周波数が高くなる。
【００３５】
この様に、デジタル発振器２０８は、温度によるクロック周波数の変動が少ないＴＣＸＯ２０８からのクロックに応じて正弦波信号を発生し、その周波数は位相差によってデジタル的に任意に変更される。そのため、デジタル発振器２０８から出力される正弦波信号は、温度による周波数の変動が少なく、また、デジタル的に周波数が変更できるといえる。本実施形態では、このデジタル発振器２０８からの正弦波信号を基準信号として、その周波数を逓倍することでシステムクロックを生成する。
【００３６】
デジタル発振器２０８からの正弦波信号はＤＡ変換器２０９に出力され、デジタル信号に変換される。本実施形態では、ＤＡＣ２０９としてΔΣＤＡＣを用いる。カウンタ４０１のカウント値が有限であったり、或いは、テーブル４０２のビット数が有限であったりすることから、デジタル発振器２０８の出力は量子化ノイズや高調波成分を多く含む。そこでΔΣＤＡＣを用いることで、ΔΣ変調のノイズシェービング特性により、デジタル発振器２０８の出力に含まれるノイズを高周波側に遷移させる。そして、ＬＰＦ２１０によりフィルタ処理することで、この量子化ノイズを除去することができる。この結果、ＬＰＦ２１０の出力はノイズの少ない単一周波数の正弦波となる。
【００３７】
二値化回路２１１はＬＰＦ２１０からの正弦波出力を二値の信号に変換する。位相比較器２１３は、二値か回路２１１からの二値の基準信号と分周器２１５からの出力の位相差を検出し、ループフィルタ２１３に出力する。ループフィルタ２１３は位相比較器２１２の出力をフィルタ処理し、高域のノイズを抑圧してＶＣＸＯ２１４に出力する。ＶＣＸＯ２１４は、ループフィルタ２１３の出力により、その発振周波数を変化させ、システムクロックＣＬＫを出力する。分周器２１５は、ＶＣＸＯ２１４からのシステムクロックを１／Ｎ分周する。
【００３８】
位相比較器２１２、ループフィルタ２１３、ＶＣＸＯ２１４、分周器２１５によりＰＬＬが構成される。このＰＬＬ回路は、二値化回路２１１からの基準信号に位相同期し、その周波数をＮ倍に逓倍したシステムクロックを生成する。
【００３９】
図５は、位相比較器２１２の構成を示す図である。
【００４０】
図５において、ＤＦＦ５０１は二値化回路２１１からの信号のエッジに同期してＱ出力としてハイレベルを出力する。また、ＤＦＦ５０２は分周器２１５からのクロックのエッジに同期してＱ出力としてハイレベルを出力する。また、各ＤＦＦ５０１，５０２は、ＡＮＤ５０３により、各Ｑ出力が共にハイレベルになるとリセットされる。そのため、基準信号の位相がクロックより進んでいる時は、ＡＮＤ５０４にその位相差に応じた期間分のハイレベル信号が出力される。逆に、基準信号の位相がクロックの位相より遅れている場合、ＡＮＤ５０５にその位相差に応じた期間分のハイレベル信号が出力される。チャージポンプ回路５０６は、ＡＮＤ５０４、５０５の出力信号がそれぞれがハイレベルの間、電流をソースまたはシンクする。
【００４１】
この様に、外部から基準となる動画像信号が入力されている間、入力した基準信号に同期したシステムクロックが生成される。即ち、ゲンロック機能が実現される。
【００４２】
この状態で、不図示のケーブルが入力端子１０４ａから抜かれるなどにより、基準信号が入力され無くなると、信号判別部２０６がその旨を検出し、制御部１０５に出力する。
【００４３】
即ち、信号判別部２０６は、外部から入力信号があるかどうか、また、入力された信号が、ゲンロックに用いることのできる基準の動画像信号かどうかを判断する。本実施形態では、例えば、外部からの入力動画像信号がＳＭＰＴＥ準拠の映像信号かどうかを判断している。
【００４４】
信号判別部２０６は、外部からの入力信号が無くなった場合、その旨を示す信号を制御部１０５に出力する。制御部１０５は、外部からの入力信号が無いことを検出すると、ループフィルタ２０５に対し、位相差信号ｐｄの値を、その直前の値に保持するよう、制御信号を出力する。即ち、ループフィルタ２０５の出力は、外部からの入力信号が無くなる直前の値に保持される。
【００４５】
外部からの入力信号が無くなると、デジタル発振器２０８にはこの保持された位相差ｐｄが供給される。そのため、デジタル発振器２０８からは外部からの入力信号が無くなる直前の周波数の正弦波信号が引き続いて出力される。
【００４６】
そして、デジタル発振器２０８は、前述の様にＴＣＸＯ２０７からのクロックに応じて正弦波信号を生成しており、ＴＣＸＯ２０７は温度によるクロック周波数の変動（ドリフト）が小さい。そのため、デジタル発振器２０８の出力もまた、温度による変動が小さい。
【００４７】
一方、外部からの入力信号が無くなると、ＶＣＸＯ２１４は温度により発振周波数が変動するが、デジタル発振器２０８から正弦波信号を基準信号とするＰＬＬ回路により、この温度による周波数変動は抑圧される。その結果、ＶＣＸＯ２１４から出力されるシステムクロックの周波数は温度によって変動することが無く、安定である。
【００４８】
以上の動作を、図６のフローチャートを用いて説明する。図６の処理は制御部１０５により実現される。
【００４９】
入力端子１０４ａに不図示のケーブルが接続されて基準の動画像信号が入力され、信号判別部２０６により基準信号の入力が検出されるとフローが開始する。
【００５０】
まず、撮像部１０１からの動画像信号を入力処理部１０４に出力する（Ｓ６０１）。次に、信号判別部２０６により、基準信号の入力が無くなったことが検出されたかどうかを判別する（Ｓ６０２）。基準信号が入力されている場合にはＳ６０１に戻る。この間、入力処理部１０４は、前述の様に、外部からの基準の動画像信号に同期したシステムクロックを生成する。
【００５１】
また、信号判別部２０６により、基準信号の入力が無くなったことが検出されると、ループフィルタ２０５に対し、位相差ｐｄをその直前の値に保持するよう制御信号を出力する（Ｓ６０３）。そして、入力処理部１０４に対し、撮像部１０１からの動画像信号の出力を停止する（Ｓ６０４）。
【００５２】
このように、本実施形態では、ゲンロックをさせた後、外部からの基準信号が無くなっても、その直前の状態を安定的に維持することができる。そのため、同様の構成を持つ複数のビデオカメラをスタジオで使用し、各ビデオカメラに対して共通の基準信号を供給してゲンロックを行った場合でも、各ビデオカメラの間で、数時間にわたってフレームのずれが発生しない。
【００５３】
なお、ゲンロックを使用する必要が無い場合には、制御部１０５がループフィルタ２０６の出力ｐｄを任意のデジタル値に設定する。これにより、制御部１０５が設定した値に応じた周波数のシステムクロックが生成される。
【００５４】
また、位相比較器２１２が、基準信号と分周器の出力とを乗算することで位相差を検出するように構成してもよい。その場合、二値化回路２１１は必要無い。
【００５５】
また、本実施形態では、外部から入力された基準の動画像信号から水平同期信号を検出し、この水平同期信号に同期したシステムクロックを生成する構成について説明した。これ以外にも、外部からの基準の信号に同期したクロックを生成する生成装置に対しても同様に本発明を適用可能である。
【００５６】
また、本実施形態では、システムクロックに応じて生成された撮像部１０１からの動画像信号中の水平同期信号と、入力された基準の動画像信号の水平同期信号との位相差を検出した。これ以外にも、例えば、システムクロックから水平同期信号の周波数に対応する内部の同期信号を生成し、この内部同期信号と基準の動画像信号の水平同期信号との位相差を検出するようにしてもよい。
【特許請求の範囲】
【請求項１】
クロックを用いて信号を生成する信号処理部と、
外部からの入力信号と前記信号処理部から出力された信号との位相差を検出し、前記位相差を示す信号を出力すると共に前記入力信号が無くなるとその直前の位相差の信号を出力する位相差検出部と、
温度補償型の発振器からの出力信号に応じて前記位相差検出部からの出力に応じた値をカウントし、前記カウント値に基づいて基準信号を生成するデジタル発振器と、
前記デジタル発振器からの基準信号と前記クロックを分周した信号との位相差に応じて前記クロックを生成するクロック生成部とを備える信号処理装置。
【請求項２】
前記デジタル発振器は、前記温度補償型の発振器からの出力信号が入力される毎に、前記位相差検出部からの出力に応じた値を順次、加算し、前記加算した値に応じた正弦波の信号を前記基準信号として出力することを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記クロック生成部は、前記基準信号の周波数を逓倍することにより前記クロックを生成することを特徴とする請求項１または２記載の信号処理装置。
【請求項４】
前記外部からの入力信号は動画像信号であり、前記信号処理部は前記クロックを用いて動画像信号を生成し、前記位相差検出部は前記外部から入力された動画像信号の同期信号と前記信号処理部により生成された動画像信号の同期信号の位相差を検出することを特徴とする請求項１から３の何れか１項記載の信号処理装置。
【請求項５】
外部からの入力信号とクロックに係る信号との位相差を検出する位相差検出部と、
温度補償型の発振器からの出力信号と前記位相差検出部からの出力信号とに基づいて基準信号を生成する手段と、
前記基準信号に応じて前記クロックを生成するクロック生成部とを備える信号処理装置。
【請求項６】
前記外部からの入力信号が無くなると、前記位相差検出部の出力信号の値を保持させる制御部を備えたことを特徴とする請求項５記載の信号処理装置。
【請求項１】
クロックを用いて信号を生成する信号処理部と、
外部からの入力信号と前記信号処理部から出力された信号との位相差を検出し、前記位相差を示す信号を出力すると共に前記入力信号が無くなるとその直前の位相差の信号を出力する位相差検出部と、
温度補償型の発振器からの出力信号に応じて前記位相差検出部からの出力に応じた値をカウントし、前記カウント値に基づいて基準信号を生成するデジタル発振器と、
前記デジタル発振器からの基準信号と前記クロックを分周した信号との位相差に応じて前記クロックを生成するクロック生成部とを備える信号処理装置。
【請求項２】
前記デジタル発振器は、前記温度補償型の発振器からの出力信号が入力される毎に、前記位相差検出部からの出力に応じた値を順次、加算し、前記加算した値に応じた正弦波の信号を前記基準信号として出力することを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記クロック生成部は、前記基準信号の周波数を逓倍することにより前記クロックを生成することを特徴とする請求項１または２記載の信号処理装置。
【請求項４】
前記外部からの入力信号は動画像信号であり、前記信号処理部は前記クロックを用いて動画像信号を生成し、前記位相差検出部は前記外部から入力された動画像信号の同期信号と前記信号処理部により生成された動画像信号の同期信号の位相差を検出することを特徴とする請求項１から３の何れか１項記載の信号処理装置。
【請求項５】
外部からの入力信号とクロックに係る信号との位相差を検出する位相差検出部と、
温度補償型の発振器からの出力信号と前記位相差検出部からの出力信号とに基づいて基準信号を生成する手段と、
前記基準信号に応じて前記クロックを生成するクロック生成部とを備える信号処理装置。
【請求項６】
前記外部からの入力信号が無くなると、前記位相差検出部の出力信号の値を保持させる制御部を備えたことを特徴とする請求項５記載の信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２１９７５６（Ｐ２０１０−２１９７５６Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２００９−６３０１４（Ｐ２００９−６３０１４）
【出願日】平成２１年３月１６日（２００９．３．１６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２１年３月１６日（２００９．３．１６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]