【課題】電圧分解能を低下させることなく、高速化することができるＡ／Ｄ変換装置および固体撮像装置を提供する。
【解決手段】所定のアナログ・デジタル変換期間をＴｓとしたとき、（１−１／ｎ）Ｔｓ（ｎ：正の整数、ｎ≧２）より短い第１のサンプリング期間と、（１／ｎ）Ｔｓの第２のサンプリング期間とを設定し、アナログ信号を出力して第１のサンプリングを行わせ、該アナログ信号をｎ倍に増幅し、デジタルオフセット信号で選択されたアナログオフセット信号を加えた増幅アナログ信号を出力して第２のサンプリングを行わせるＡ／Ｄ制御回路と、第１のサンプリング結果から第１のデジタル信号とデジタルオフセット信号とを生成し、第２のサンプリング結果から第２のデジタル信号を生成し、デジタルオフセット信号と第２のデジタル信号とに基づいて、期間Ｔｓに対応した第３のデジタル信号を生成して出力するデジタル生成回路と、を備える。 （もっと読む）

【課題】エンコードエラーの発生を抑圧することができるAD変換回路および撮像装置を提供する。
【解決手段】VCO100aの出力信号CK0〜CK8のうち出力信号CK7が上位計数部101のカウントクロックとなる。演算部106は、出力信号CK7を基準として定義される出力信号CK0〜CK8の状態（状態0〜状態7）を検出するため、各出力信号の論理状態の変化位置を検出し、検出された変化位置に基づいて下位計数信号を生成する。演算部106がこの変化位置を検出する際の手順では、立下りエッジが略同時になる出力信号CK0と出力信号CK7の論理状態の比較は行われない。このため、エンコードエラーの発生を抑圧することができる。 （もっと読む）

【課題】複数枚のチップを接続することによって構成される固体撮像装置において、回路規模の増大や、チップ間の接続部の数が増加することなく、それぞれのチップに形成された画素に制御信号を送ることができる固体撮像装置および撮像装置を提供する。
【解決手段】第１の基板と第２の基板とが接続部によって電気的に接続された固体撮像装置であって、第１の基板に配置された光電変換素子と第２の基板に配置された読み出し回路とを有する画素が２次元に複数配置された画素部と、画素からの信号の読み出しを制御する読み出し制御回路とを備え、読み出し制御回路は、パルス生成部と選択部とロジック部とを具備し、読み出し制御回路の構成要素の内、一部の構成要素を第１の基板内に配置し、残りの構成要素を第２の基板内に配置し、接続部を介して、第１の基板と第２の基板とに配置された読み出し制御回路の構成要素を電気的に接続する。 （もっと読む）

【課題】良好なシーンへの適応性を有する赤外線サーモグラムを提供する。
【解決手段】ＦＰＧＡチップを含み、ＦＰＧＡチップは、フレームの無効走査期間において、現フレームの画像の初期ヒストグラムの曲線分布を示す初期ヒストグラムのデータに対して個別重み累計処理を行うことにより、明るすぎる画素や暗すぎる画素を除去するとともに、前回の無効走査期間において処理された前のフレームの画像の階調データを伝送する画像処理モジュールと、画像処理モジュールと接続され、フレームの有効走査期間において、画像処理モジュールから受信した前のフレームの画像の階調データに対して多段折れ線式の階調オフセット処理を行うことにより、輝度が明るすぎる階調データや暗すぎる階調データに対して程度の異なる階調のオフセットを施すとともに、多段折れ線式の階調オフセット処理後の前のフレームの画像の階調データを出力する画像出力モジュールとを含む。 （もっと読む）

【課題】基準信号の精度を維持しつつスタンバイ時の電流低減を図ることが可能なパワーオンリセット回路、固体撮像素子、およびカメラシステムを提供する。
【解決手段】基準信号生成部は、少なくとも外部電源電圧検出器用基準信号を生成する第１の生成部と、記内部電源電圧検出器用基準信号を生成する第２の生成部と、を含み、第１の生成部は、電源起動時に外部電源電圧検出器用基準信号を生成可能となり、第２の生成部は、制御部からの起動信号を受けて内部電源電圧検出器用基準信号を生成可能となり、制御部は、スタンバイ期間が経過すると、起動信号を基準信号生成部の第２の生成部および内部電源電圧の生成系に出力する。 （もっと読む）

【課題】 並列型ＡＤ変換器におけるカウンター回路の動作を精度良く制御する。
【解決手段】 第１クロック信号を計数してカウント信号を出力するカウンター回路と、第１クロック信号に基づいて、第２クロック信号を生成する第２クロック信号生成部と、カウント開始信号を前記第２クロック信号に同期して出力するクロック同期化部と、を有し、カウンター回路は、第２クロックに同期したカウント開始信号に応じて計数を行う。 （もっと読む）

【課題】被写体の撮像と並行して、Ａ／Ｄ変換器に供給されるカウント信号の検査を行うことができる光電変換システムを提供することを課題とする。
【解決手段】マトリクス状に配置された複数の画素と、ランプ信号を生成する参照信号生成部と、列毎に配置され、画素からの信号をＡ／Ｄ変換するＡ／Ｄ変換器と、ランプ信号の出力に合わせてカウント動作を行い、カウント信号をカウント信号線を介してＡ／Ｄ変換器に供給するカウンタと、Ａ／Ｄ変換器とは独立して設けられ、カウント信号の期待値とカウント信号線を介して供給されるカウンタからのカウント信号とを照合することによりカウンタの検査を行うカウンタ検査回路を備え、被写体の撮像と並行に、カウント信号の検査を行えるようにする。 （もっと読む）

【課題】より汎用性のあるピクセルアクセス性能を有するイメージングデバイスを提供する。
【解決手段】イメージセンサは、構成可能な相互接続回路を介してアナログ回路へと結合されたイメージセンサピクセルを含む。アナログ回路は、多数のアナログ回路ブロックを含み、関連付けられたイメージセンサピクセルを制御し、そこからの信号を読み出す。構成可能な相互接続回路は、アナログ回路ブロックと、イメージセンサピクセルのうちの特定のグループとの間の接続を再度確立するために制御される。デジタル回路は、アナログ回路へと結合される。デジタル回路は少数のアナログ回路ブロックによって制御される有意に多くのイメージピクセルが存在し、同様に、少数のアナログ回路ブロックは、さらに少数のデジタル回路ブロックによって制御される。イメージセンサピクセルアレイ、構成可能な相互接続回路、アナログ回路およびデジタル回路は、垂直に積層される。 （もっと読む）

【課題】光センサ１のフォトダイオード１０の受光強度を精度良く検出する。
【解決手段】光センサ１では、フォトダイオード１０のカソード端子とグランドとの間の電圧が一定電圧Ｖｒｅｆ１に比べて小さいとコンパレータ１２が判定してからフォトダイオード１０のカソード端子とグランドとの間の電圧が一定電圧Ｖｒｅｆ２に比べて小さいとコンパレータ１３が判定するまでの時間差を示す信号として検出信号を出力するＡＮＤ回路１４とを備える。フォトダイオード１０の容量が原因で、フォトダイオード１０のカソード端子とグランドとの間のリセット電圧が変動しても、その変動の影響が上記時間差には加わらない。 （もっと読む）

【課題】消費電流を低減することができるAD変換回路および固体撮像装置を提供する。
【解決手段】比較部109は、AD変換の対象となるアナログ信号と、時間の経過とともに増加または減少する参照信号とを比較し、参照信号がアナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する。第1のカウント部18は、所定の周波数のクロック信号をカウントクロックとしてカウントを行い、カウント値を出力する。ラッチ部108は、第1のカウント部18から出力されるカウント値をラッチする。ラッチ制御部105は、比較処理の終了に係る第1のタイミングでラッチ部108を有効にし、第1のタイミングを所定の時間だけ遅延させた第2のタイミングでラッチ部108にラッチを実行させる。 （もっと読む）

【課題】出力分解能を犠牲にすることなく、消費電力を低減することができるＡ／Ｄ変換装置、Ａ／Ｄ変換方法および固体撮像装置を提供する。
【解決手段】
アナログ入力信号に応じてパルス信号を遅延させるｎ（ｎ：正の整数、ｎ≧２）個の遅延素子が円環状に接続され、第１の時刻から第２の時刻までパルス信号を伝播させるパルス遅延回路と、第１の時刻から第２の時刻よりも短い第３の時刻までの周回数をカウントするカウンタ回路と、第３の時刻までの周回数を上位ビットラッチ値として出力する上位ビットラッチ回路と、第３の時刻の位置を第１の下位ビットラッチ値として出力し、第２の時刻の位置を第２の下位ビットラッチ値として出力する下位ビットラッチ回路と、第１の時刻から第２の時刻までの周回数の上位ビット推定値と第２の下位ビットラッチ値とに基づいて、アナログ入力信号の大きさに応じたデジタル出力値を生成するデジタル演算回路と、を備える。 （もっと読む）

【課題】Ａ／Ｄ変換回路によるアナログ・デジタル変換動作に伴う消費電力を低減し、かつ、高い精度の変換結果を得ることができる撮像装置を提供する。
【解決手段】画素が行列状に複数配置された画素部と、対応する列の画素信号の大きさに応じた遅延時間でパルス信号を走行させる遅延素子が円環状に複数段連結された複数のパルス走行回路と、対応する１つの遅延素子からの遅延出力信号が入力され、入力信号を反転した第１の反転信号を出力する第１の反転回路と、第１の反転信号を反転した第２の反転信号を出力する第２の反転回路とを具備した複数のラッチ回路と、ラッチ回路による反転動作を制御するラッチ制御回路と、を備え、パルス走行期間に遅延出力信号の反転動作を禁止し、パルス走行期間が終了する前の予め定めたラッチタイミングのときに遅延出力信号の反転動作を許可し、ラッチ期間に第１の反転回路に第２の反転信号の反転動作を行わせる。 （もっと読む）

【課題】誤カウントの発生を抑制することができるAD変換回路および撮像装置を提供する。
【解決手段】上位カウンタ101は、遅延回路から出力される第1の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第1の上位計数値を取得する。第1の上位計数値を構成する各ビットの値が反転された後、上位カウンタ101は、遅延回路から出力される第2の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第2の上位計数値を取得する。また、上位カウンタ101は、カウントクロックの切換えの際に保持している上位計数値を保護するデータ保護機能を有する。 （もっと読む）

【課題】装置の信頼性や、製品の歩留まりなどを向上させる。
【解決手段】パッド電極ＰＡＤのパッド面の上面に設けるパッド開口ＰＫの側部を囲うように第１パッド周辺ガードリングＰＧ１を設ける。ここでは、パッド開口ＰＫの側部において、パッド開口ＰＫと同じ深さまで設けられたトレンチＴＲＰの全体に、金属材料を一体で埋め込むことで、この第１パッド周辺ガードリングＰＧ１を形成する。これにより、パッド開口ＰＫから吸湿した水分が内部へ侵入することを、第１パッド周辺ガードリングＰＧ１が遮断する。 （もっと読む）

【課題】ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる固体撮像装置を提供する。
【解決手段】画素アレイ3において、有効画素1は、少なくとも、入射光量に基づく画素信号を出力し、ダミー画素2は、与えられた基準電圧の電圧値に基づく画素信号を出力する。制御回路8は、ダミー画素2に、少なくとも、第1の基準電圧を与えてiフレーム分のダミー画素2の画素信号を読み出し、第2の基準電圧を与えてjフレーム分のダミー画素2の画素信号を読み出す制御を行う。補正式算出回路9は、少なくとも、第1の基準電圧が与えられたときに読み出されたiフレーム分のダミー画素2の画素信号をアナログ・デジタル変換した値と、第2の基準電圧が与えられたときに読み出されたjフレーム分のダミー画素2の画素信号をアナログ・デジタル変換した値とから、A/D変換器6の非直線性を補正する補正式を算出する。 （もっと読む）

【課題】光電変換装置を大型化させることなく、カラムＡ／Ｄ方式の光電変換装置と同等のデジタル値を出力することができる光電変換装置を提供する。
【解決手段】光電変換素子を有し、該光電変換素子への入射光量に応じた画素信号を出力する画素が、二次元のＹ行Ｘ列に複数配置された画素アレイと、画素アレイの列毎に読み出された画素信号の電圧の大きさに応じて周回するパルス信号を計測し、該計測したパルス信号の情報を出力するｍ（ｍ≦Ｘ）個のパルス計測部と、パルス計測回路が計測したパルス信号の情報に基づいて、画素アレイの各列から読み出された画素信号に応じたデジタル値を出力するｋ（ｋ＜ｍ）個のエンコーダ部と、ｍ個のパルス計測部から出力されるパルス信号の情報を順次切り替えて、ｋ個のエンコーダ部に入力させる切り替え部と、を備える。 （もっと読む）

【課題】カラム部内で2進化および減算を行うことが可能となり、信号の位相合わせを簡略化することができる撮像装置を提供する。
【解決手段】ラッチ部107は、VCO101から出力される第１の下位位相信号および第２の下位位相信号をラッチする。下位計数部21は、ラッチ部107に保持された第１の下位位相信号、第２の下位位相信号に応じて第１の下位計数信号、第２の下位計数信号を生成し、各下位計数信号に基づく計数値の差に応じて、フラグ信号を含む下位差分信号を生成して出力する。上位計数部22は、VCO101から所定の周期で第１の画素信号に応じて出力される第１の上位計数信号に基づく計数値と、VCO101から所定の周期で第２の画素信号に応じて出力される第２の上位計数信号に基づく計数値との差に応じて、上位差分信号を生成し、フラグ信号に基づいて上位差分信号から所定の数を減算処理し、減算処理後の上位差分信号を出力する。 （もっと読む）

【課題】回路面積が小さなイメージセンサを提供する。
【解決手段】このイメージセンサでは、転送信号ＴＸ＜３：０＞を生成するＴＸ用デコード部３１はラッチ回路を含む。ラッチ回路は、対応の行グループが選択され、かつセット信号ＴＸＡＤＤ＿ＳＥＴが「Ｈ」レベルにされた場合にセットされ、リセット信号ＴＸＡＤＤ＿ＲＥＳＥＴ＿Ｇ＿ｎが「Ｌ」レベルにされた場合にリセットされる。このラッチ回路は、信号の「Ｈ」レベルを電源電圧ＶＤＤから電源電圧ＶＴＸＨに変換する電圧レベルシフト回路を兼ねている。したがって、複数のラッチ回路をセットすることにより、複数の行グループを選択できる。また、電圧レベルシフト回路を別途設ける必要がない。 （もっと読む）

【課題】小型化を実現したA/D変換回路及び固体撮像装置を提供する。
【解決手段】遅延回路42の複数の遅延素子の各々の第１のパルス入力端子は複数の遅延素子の対応する１つのパルス出力端子に接続される。また、複数の遅延素子は、第１のパルス入力端子に入力されたパルス出力信号を、アナログ信号入力端子に入力されたアナログ信号に応じて遅延させてパルス出力端子から出力し、複数の遅延素子のいずれか１つは外部からパルス信号が入力される。状態変化検出回路47は、複数の遅延素子のうちの連続する２つからのパルス出力信号を順に比較し、２つのパルス出力信号の間で状態が異なるときに状態変化検出信号を出力する。エンコード信号ラッチ回路48は、状態変化検出信号が入力された場合に、状態変化検出回路47にパルス出力信号を出力した遅延素子に応じた状態を有するエンコード信号をラッチする。 （もっと読む）

【課題】固体撮像装置において、動作時のトランジスタやダイオード等の能動素子からの発光の光電変換部への侵入を抑制し、画質の向上を図る。
【解決手段】固体撮像装置２８は、基板の光入射側に形成され、光電変換部ＰＤを含む画素が複数配列された画素領域２３と、画素領域２３の基板深さ方向の下部に形成され、能動素子を含む周辺回路部２５を有する。さらに、画素領域２３と周辺回路部２５との間に形成されて、能動素子の動作時に能動素子から放射される光の光電変換部への入射を遮る遮光部材８１，８１′を有する。 （もっと読む）