【課題】消費電流を低減することができる固体撮像装置を提供する。
【解決手段】画素信号のレベルに応じた論理状態の信号を出力する複数の遅延ユニットのいずれかの出力信号の論理状態をラッチするラッチ回路L_7において、複数の遅延ユニットのいずれかの出力信号が入力端子Dに入力される。NAND回路NAND1およびINV回路INV2は、画素信号のレベルに応じた制御信号が出力される制御信号出力タイミングまでは停止しており、制御信号出力タイミングの後に動作する。スイッチ回路SW1，SW2は、制御信号出力タイミングまでは複数の遅延ユニットのいずれかの出力信号を、信号線LN2を介して出力端子Mから出力し、制御信号出力タイミングから所定時間が経過した後のラッチタイミングで複数の遅延ユニットのいずれかの出力信号の論理状態をNAND回路NAND1およびINV回路INV2がラッチするように接続の切替を行う。 （もっと読む）

【課題】撮像画像の高画質化を実現することが可能な撮像装置、およびそのような撮像装置を備えた撮像表示システムを提供する。
【解決手段】撮像装置は、各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、トランジスタのオン動作およびオフ動作を切り替えて画素内に蓄積された信号電荷の読み出し駆動およびリセット駆動を行う駆動部とを備える。トランジスタは半導体層を間にして第１および第２のゲート電極を有し、駆動部は、トランジスタの第１のゲート電極に第１の電圧、第２のゲート電極に第２の電圧をそれぞれ印加し、かつリセット駆動の際には、第１および第２の電圧のそれぞれにおいて、オン電圧およびオフ電圧間の切り替え時期およびオン電圧値のうちの一方または両方が互いに異なるようにする。リセット駆動時に生じるチャージインジェクションを低減することができる。 （もっと読む）

【課題】簡易な回路構成でオーバーフロー処理を実現することができる固体撮像装置を提供することを課題とする。
【解決手段】２次元状に配列された複数の画素と、ランプ信号を生成する参照信号生成回路と、ランプ信号の出力に合わせてカウント動作を行うカウンター回路と、列毎に配置され画素から読み出された信号とランプ信号を比較する比較部と、列毎に配置されデジタルデータを記憶する記憶部とを有し、ＡＤ変換期間中に比較部の出力が反転しない場合には、所定の値のデジタルデータが記憶部に記憶されるようにし、簡易な回路構成でオーバーフロー処理を実現できるようにする。 （もっと読む）

【課題】本発明は、画像デジタル信号をアナログ・デジタル変換器からレジスタに転送するときに生じる瞬時電流を低減し、アナログ・デジタル変換器や画素アレイへの回り込み雑音を軽減することができる固体撮像装置を提供する。
【解決手段】本発明は、画素アレイ１１と、垂直走査回路１４と、複数のコラムＡＤＣ１２と、複数のレジスタ１７と、制御信号生成部とを備えている。制御信号生成部は、画素アレイ１１の一辺に配置された複数のコラムＡＤＣ１２および複数のレジスタ１７を複数に分けたグループごとに設け、変換した画像デジタル信号を、互いに並列に動作するコラムＡＤＣ１２からレジスタ１７へ転送するタイミングを、少なくとも一つのグループを含む単位ごとにずらした制御信号を生成する。 （もっと読む）

【課題】撮像領域に対する１水平走査期間内で電子シャッタ状態および読み出し状態を設定する垂直選択回路において、電子シャッタ動作用と読み出し動作用とで回路を共有化する。
【解決手段】画素アレイ部１１は、光電変換した電荷を蓄積する画素１２がマトリックス状に配置され、垂直信号線ＶＬＩＮ１〜ＶＬＩＮＭは、画素１２から読み出された画素信号を垂直方向に伝送し、垂直選択回路１７は、画素アレイ部１１の各選択行に対して電子シャッタ状態および読み出し状態を時分割多重で設定し、パルスセレクタ回路１８は、選択行に属する画素１２を電子シャッタ状態および前記読み出し状態に応じて駆動し、タイミングジェネレータ回路１９は、垂直選択回路１７およびパルスセレクタ回路１８の動作タイミングを制御する。 （もっと読む）

【課題】電源回路において、ソフトスタート回路による電源回路の回路規模を抑制する。
【解決手段】電源回路１の比較部１１は、参照電圧と入力電圧とを比較して電圧差信号を出力し、出力電圧生成部１２は、電圧差信号に基づいて出力電圧を生成し、入力電圧生成部１４は、出力電圧から入力電圧を生成する。抵抗素子１６は、電流出力部１５の参照電流により参照電圧を生成する。キャパシタ１７は、抵抗素子１６と並列に接続され、参照電流により充電される。このような電源回路１において、電流出力部１５は、起動する際の参照電流を、動作中の参照電流より小さくする。 （もっと読む）

【課題】ＡＤ変換に伴うノイズを低減すると共に、ＡＤ変換時間の短縮を可能とする信号処理方法及び固体撮像装置を提供する。
【解決手段】画素の黒レベルのアナログ信号を読み出す第１ＡＤ変換期間に、前記黒レベルのアナログ信号をＭ回繰り返し読み出して、分周切替回路６８が、Ｍ回繰り返し読み出された前記黒レベルのアナログ信号に応じた各パルス列のパルス数を１／Ｍに分周し、カウンタ回路７０が、１／Ｍに分周された各パルス列のパルス数をカウントする。その後、前記画素の信号レベルのアナログ信号を読み出す第２ＡＤ変換期間に、前記信号レベルの前記アナログ信号を、Ｎ回繰り返し読み出して、分周切替回路６８が、Ｎ回繰り返し読み出された前記信号レベルのアナログ信号に応じた各パルス列のパルス数を１／Ｎに分周し、カウンタ回路７０が、１／Ｎに分周された各パルス列のパルス数をカウントする。前記Ｍ及び前記Ｎは、Ｎ≦Ｍの関係を満たす。 （もっと読む）

【課題】画素アレイの列毎に配置されるサンプルホールド信号変換回路の幾つかが故障した場合に、それを救済できる構成を備えた固体撮像装置を提供すること。
【解決手段】画素アレイの列毎に配置され、画素からの画素信号を伝搬する複数の垂直信号線と、前記複数の垂直信号線それぞれから画素信号を受け取る、該複数の垂直信号線よりも数が多い複数のサンプルホールド信号変換回路と、１本の前記垂直信号線が前記複数のサンプルホールド信号変換回路の２以上に接続されるように、前記複数の垂直信号線と前記複数のサンプルホールド信号変換回路とを接続する複数のスイッチ回路と、１本の前記垂直信号線が１つの前記サンプルホールド信号変換回路に接続されるように前記複数のスイッチ回路を個別に切り替える制御回路とを備えた。 （もっと読む）

【課題】デジタル回路で用いられる高速なクロック信号で動作する回路によって、各画素から読み出される微弱な画像信号にノイズが混入し、画像信号のＳＮ比が劣化するという問題を解決する。
【解決手段】光を電気信号に変換する画素部と、画素部のダーク信号を読み出して保持するダーク信号保持部Ｃｔｄと、画素部の画像信号を読み出して保持する画像信号保持部Ｃｔｓと、基準信号を発生する基準信号発生部１０５と、ダーク信号と基準信号とを比較するダーク信号比較部１０６と、画像信号と基準信号とを比較する画像信号比較部１０７と、ダーク信号比較部の出力と画像信号比較部の出力との排他的論理和を演算する排他的論理和演算部１０８とを設けた。 （もっと読む）

【課題】静止画撮影時に露光ムラを生じることなく高速な初期リセット動作を行うことができ、高速メカニカルシャッタ動作に対応できるようにした固体撮像装置を提供する。
【解決手段】光信号を信号電荷に変換し蓄積するフォトダイオード１０１と、フォトダイオードの蓄積信号電荷を増幅し画素信号として出力する増幅トランジスタ１０４と、蓄積電荷を増幅トランジスタに転送する転送トランジスタ１０２と、信号電荷をリセットするリセットトランジスタ１０３とを備えた画素１００を２次元状に配列した画素部と、画素部を行毎に駆動制御するための垂直走査信号を出力する垂直走査回路２０２と、垂直走査信号に基づいて転送トランジスタを駆動する行転送信号を生成すると共に、行転送信号に対して立ち下がりを所定量遅延させたリセットトランジスタを駆動する行リセット信号を生成する垂直選択部２０３とで固体撮像装置を構成する。 （もっと読む）

【課題】フレームレートを低下させずに広いダイナミックレンジを得ることができる固体撮像装置及びその処理方法を提供することを課題とする。
【解決手段】光電変換により電荷を生成する光電変換素子と、前記生成された電荷の信号を読み出す読み出し手段と、前記生成された電荷量が基準値より少ないときの信号と基準値より多いときの信号とが相互に逆極性になるように前記読み出された信号に極性を付与する極性付与手段とを有することを特徴とする固体撮像装置が提供される。 （もっと読む）

【課題】間引き読み出し駆動時に、走査回路内に配置されたレベルシフタ回路に一斉に電流が流れることを回避でき、誤動作などを防止する。
【解決手段】画素アレイ部２の各画素をレベルシフタ回路３３を介して駆動制御して画素信号の読み出しを行う画素駆動制御回路部において、画素アレイ部２の行単位または列単位で選択し、画素信号の読み出しを行う間引き読み出し制御を行う場合に、この間引き読み出し制御によって選択されない非読出し画素行または非読出し画素列をリセットする。この場合、画素駆動制御回路部からレベルシフタ回路を介さずに駆動制御させるＯＲ回路等を設けることにより、間引き読み出し駆動時にレベルシフタ回路に一斉に電流が流れることを回避し、レベルシフタ回路を起因で起こる大電流を抑制する。 （もっと読む）

【課題】遮光領域の信号レベルが異常に変動した場合、特に遮光領域に輝度の高い被写体が撮像されても安定した撮像信号を得る。
【解決手段】高輝度被写体の画像ｃが遮光領域ａにある場合、撮像素子２０１の出力Ｓoutは、遮光領域ａであっても高いレベルｄ2を出力し、検出判定回路７０５における検出回路８０１は検出タイミングパルスＪ１に同期して撮像素子の出力レベルを検出するが、このときの検出結果は通常より高いレベルとなる。判定回路８０２はクランプ回路２０２のクランプレベル更新を禁止すべくクランプ許可パルスＣＰＥＮＢを Low レベルにし、クランプタイミングパルスＣＰＯＢ１はＡＮＤゲート７０６で制限（ Low レベルに）され、クランプ回路にはクランプパルスが供給されず、クランプ回路はクランプレベル（黒基準）を更新せず、それ以前のクランプレベル、例えばｄ1を基準にクランプ動作を続ける。 （もっと読む）

【課題】３値のディジタル値を用いることない回路構成を可能にする巡回型アナログ・ディジタル変換器が提供される。
【解決手段】巡回型Ａ／Ｄ変換器１１は、Ｍ＋１ビットのディジタル値を生成するためにＮ回（Ｎ＞Ｍ＋１）の巡回動作を行う。ゲインステージ１３の利得が２未満の所定値であるので、変換結果が、Ａ／Ｄ変換おいて許容される最大値または最小値を超えることはなく、比較回路１５におけるオフセット誤差を小さくするための負担が軽減される。補正回路１９は、比較回路１５からのＮ個のディジタル値を受けると共に、利得Ｇに関連づけられた補正係数を用いて比較回路１５からのＮ個のディジタル値を補正して、Ｍ＋１ビットのディジタル値を生成する。２未満の利得のゲインステージ１３を用いることによる変換誤差は、追加のディジタル値（Ｎ−Ｍ−１）を生成すると共に、補正係数を用いてＡ／Ｄ変換値（Ｎビット）を補正することにより除去できる。 （もっと読む）

【課題】垂直ＣＣＤにおける高速駆動モードと小信号電荷量時の完全転送との両立を実現する垂直ＣＣＤドライバを提供する。
【解決手段】垂直ＣＣＤドライバは、３値の電圧レベルを出力するため、３種類のトランジスタを用いて構成される。ＶＨ電圧レベルを決定するｐ型トランジスタ１０はＶＨ電源と出力ノードとに接続されており、ゲートＨに信号電圧が印加される。ＶＭ電圧レベルを決定するｎ型トランジスタ１１ａはＶＨ電源と出力ノードとに接続されており、ゲートＨに信号電圧が印加される。同様に、ＶＬ電圧レベルを決定するｎ型トランジスタ１１ｂ、１１ｃはそれぞれＶＬ電源と出力ノードとに接続されており、ゲートＬ１、Ｌ２に独立して信号電圧が印加される。 （もっと読む）

【課題】駆動パルスの変化点の数の変動に対応でき、かつ、メモリの使用効率を高めることが可能なタイミングパルス発生装置及びそれを用いた撮像装置を提供することを目的とする。
【解決手段】メモリ２中に単位パルスパターン長を規定するＬＥＮデータと、単位パルスの繰り返し数を規定するループデータと、単位パルスパターンを繰り返させるＲＥＴＵＲＮデータと駆動パルスのレベルを表す駆動パルスデータを格納する。アドレス発生回路１に応じた各データをメモリ２は出力し、その出力結果に応じて駆動パルスが形成され、タイミングパルスが生成される。 （もっと読む）

【課題】画面の一部のみが動きの早い被写体であっても画面全体の蓄積時間を短くするため、動きのない部分についてはＳＮ比が劣化する。
【解決手段】基準時間のＮ倍の速度で動作する撮像部１と、撮像部１の出力を記憶する記憶部２と、これらのＮ枚の画像データを用いて静止画部分と動画部分を識別する識別部３と、動画領域についてはＮ枚中１枚を選択して出力する動画部処理部５と、静止画領域については加算平均処理等の高ＳＮ化処理を施した後、出力する動画部処理部５と、動画部処理部５の出力と静止画部処理部４の出力を合成する合成部６と、合成部６の出力を基準時間に変更する時間伸長部７を備えている。 （もっと読む）

【課題】信号出力の高速化を実現することが可能な２次元の固体撮像装置を提供する。
【解決手段】列選択信号列６ａ−１…、６ｂ−１…を相異なる位相で並行して出力する水平走査回路６ａ、６ｂと、列選択信号列６ａ−１…に同期する相異なる並列制御信号を伝送する並列制御信号線５ａ、５ｂ、列選択信号列６ｂ−１…に同期する相異なる並列制御信号を伝送する並列制御信号線５ｃ、５ｄ、列選択信号６ａ−１と同期する並列制御信号のそれぞれとの論理積を細分化列選択信号５ａ−１、５ｂ−１として出力する論理積回路５１、５２、列選択信号６ｂ−１と同期する並列制御信号のそれぞれとの論理積を細分化列選択信号５ｃ−１、５ｄ−１として出力する論理積回路５３、５４、各細分化列選択信号に応じて、隣接２列の画素回路に蓄積されている各電荷を複数の水平信号線を介して並行して読み出す水平読み出し回路４を備える。 （もっと読む）

【課題】画素ずれの発生しない撮像素子の同期回路を提供することを目的とする。
【解決手段】クロック７を分周して分周クロック９を発生する分周器８と、水平同期信号６と垂直同期信号１６を生成する信号処理回路４と、前記分周クロック９と前記水平同期信号６と前記垂直同期信号１６から撮像素子駆動信号１８を生成するタイミング・ジェネレータ２と、を有する撮像素子３の同期回路であって、前記タイミング・ジェネレータ２はゲート信号１２を生成し、前記クロック７と前記分周クロック９と前記水平同期信号６と前記ゲート信号１２から補正クロック１５を生成し前記信号処理回路４に供給するクロック補正回路を備えたことを特徴とする。 （もっと読む）

【課題】スイッチング素子の貫通電流を抑制し、消費電力を低減させた３値パルス発生回路を実現する。
【解決手段】３つの論理素子１４ａ，１４ｂ，１４ｃを含む論理回路部１０と、３つの論理素子１４ａ，１４ｂ，１４ｃの各々の出力によって制御される３つのスイッチング素子２２，２４，２６を含むスイッチング制御部２０とを備え、３つのスイッチング素子２２，２４，２６が同時にオン状態とならないように制御することによって互いに異なる３つの電圧値Ｖ_ｈｉｇｈ，Ｖ_ｍｉｄ，Ｖ_ｌｏｗを切り替えて出力する３値パルス発生回路１００によって上記課題を解決することができる。 （もっと読む）