固体撮像装置及びその駆動方法
【課題】簡易な回路構成でオーバーフロー処理を実現することができる固体撮像装置を提供することを課題とする。
【解決手段】２次元状に配列された複数の画素と、ランプ信号を生成する参照信号生成回路と、ランプ信号の出力に合わせてカウント動作を行うカウンター回路と、列毎に配置され画素から読み出された信号とランプ信号を比較する比較部と、列毎に配置されデジタルデータを記憶する記憶部とを有し、ＡＤ変換期間中に比較部の出力が反転しない場合には、所定の値のデジタルデータが記憶部に記憶されるようにし、簡易な回路構成でオーバーフロー処理を実現できるようにする。
【解決手段】２次元状に配列された複数の画素と、ランプ信号を生成する参照信号生成回路と、ランプ信号の出力に合わせてカウント動作を行うカウンター回路と、列毎に配置され画素から読み出された信号とランプ信号を比較する比較部と、列毎に配置されデジタルデータを記憶する記憶部とを有し、ＡＤ変換期間中に比較部の出力が反転しない場合には、所定の値のデジタルデータが記憶部に記憶されるようにし、簡易な回路構成でオーバーフロー処理を実現できるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサ等の固体撮像装置は、デジタルカメラやデジタルカムコーダ、携帯電話用のカメラユニットなどに広く使われるようになってきている。部品数の削減や消費電力の低減などの要求から、アナログデジタル変換回路（ＡＤ変換回路、ＡＤＣ）を内蔵した固体撮像装置が研究されている。その一形態として、画素配列の列毎（カラム毎）にＡＤ変換回路を設けたカラムＡＤＣと呼ばれる形式があり、例えばランプ型カラムＡＤＣがよく知られている。ランプ型カラムＡＤＣは、列毎に設けられた比較器とランプ信号源とを有する。ランプ型カラムＡＤＣは、画素信号とランプ信号源からのランプ信号（参照信号）とを比較器により比較して画素信号の電位とランプ信号の電位の大小関係が反転するまでの時間を計測し、その時間に対応したデジタルデータをメモリに記憶する。
【０００３】
例えば、特許文献１には、列毎にアップダウンカウンタを配置したカラムＡＤＣの構成が記載されている。特許文献１には、画素から出力される基準信号をＡＤ変換する際は、アップカウントモード及びダウンカウントモードのうちの一方のモードでカウント処理を行う。そして、画素から出力される画素信号をＡＤ変換する際は、アップカウントモード及びダウンカウントモードのうちの他方のモードでカウント処理を行う技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２５９２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ランプ型カラムＡＤＣを用いた固体撮像装置では、ランプ信号と基準信号又は画素信号との電位差が大きいと、所定のＡＤ変換期間で比較処理が終了せず、いわゆるオーバーフローが起こり得る。オーバーフロー処理を行うために、特許文献１に記載の固体撮像装置は、オーバーフロー用余剰ビットを設けたり、桁上げのビットを設けたりしている。しかし、このオーバーフロー処理には、少なくとも列毎に１ビット分の回路を増やす必要があり、回路が複雑になり、回路面積の小面積化が期待できない。
【０００６】
本発明の目的は、簡易な回路構成でオーバーフロー処理を実現することができる固体撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、２次元状に配列された複数の画素と、時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号生成回路と、前記参照信号生成回路からの参照信号の出力に合わせてカウント動作を行うカウンター回路と、前記画素の列毎に配置され、前記画素から読み出された信号と前記参照信号生成回路により生成された前記参照信号とを比較する比較部と、前記画素の列毎に配置され、前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有し、アナログデジタル変換期間に、前記比較部の出力が反転しない場合には所定の値のデジタルデータが前記記憶部に記憶され、前記比較部の出力が反転した場合には反転したときの前記カウンター回路によるカウント値が前記記憶部に記憶されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ＡＤ変換期間中に比較部の出力が反転しない場合に、画素から読み出された信号に応じたデジタルデータを記憶する記憶部には所定の値のデジタルデータが記憶されるので、簡易な回路構成でオーバーフロー処理を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る固体撮像装置の構成例を示す図である。
【図２】第１の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートである。
【図３】本発明の第２の実施形態に係る固体撮像装置の構成例を示す図である。
【図４】第２の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
【００１１】
（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、第１の実施形態に係る固体撮像装置の回路構成例を示す概略図である。第１の実施形態に係る固体撮像装置は、画素部１、読み出し回路２、比較部３、記憶部４、水平走査回路５、ランプ信号源（参照信号生成回路）６、カウンター回路７、信号処理回路８、及び選択回路２１を有する。画素部１は、光電変換素子を含む複数の画素を有し、それらが２次元状に（行方向及び列方向に）配列されている。画素部１の各列に対応して、列毎に読み出し回路２、比較部３、及び記憶部４が配置される。列毎に設けられる読み出し回路２、比較部３、及び記憶部４は、画素部１が有する画素からの画素信号をアナログデジタル変換するアナログデジタル変換回路を構成する。読み出し回路２は、画素部１から読み出される画素信号を出力する。
【００１２】
比較部３は、読み出し回路２の出力と、ランプ信号源６で生成されランプ配線１１を介して供給されるランプ信号とが入力される。比較部３は、読み出し回路２より出力される信号とランプ信号との電位の大きさを比較し、比較結果に応じてハイレベル又はローレベルの信号を出力する。したがって、比較部３は、読み出し回路２より出力される信号とランプ信号の電位の大小関係が反転する時に、ハイレベルからローレベル若しくはローレベルからハイレベルに出力を遷移させる。
【００１３】
記憶部４は、対応する比較部３の出力と、書き込み許可パルスＩＮＴと、選択回路２１の出力とが入力される。記憶部４は、対応する比較部３の出力の電位が反転するタイミング、又は書き込み許可パルスＩＮＴがハイレベルからローレベルに遷移するタイミングで、選択回路２１の出力をデジタルデータとして記憶する。記憶部４に記憶されたデジタルデータは、水平走査回路５から出力される信号によって列毎に信号処理回路８に順次転送され、信号処理回路８で必要に応じ演算処理が施される。
【００１４】
ランプ信号源（参照信号生成回路）６は、複数の比較部３に共通に接続され、参照信号であるランプ信号を生成する。ここで、ランプ信号は、時間の経過にともなって信号レベル（信号の大きさ）が単調に変化する信号であり、例えば出力電位が時間の経過とともに単調減少若しくは単調増加する信号である。ここで、単調減少とは、前の時刻に対して電位が増加しなければ良く、時間の経過とともに電位が連続的に減少することのみならず、階段状に減少していくことも含む。単調増加についても同様である。単調減少と単調増加とを総称して単調変化とする。
【００１５】
カウンター回路７は、複数列の記憶部４に共通に接続される。カウンター回路７は、カウント値を生成するためのクロックＣＬＫ及びカウンター動作イネーブルパルスＣＮＴ＿ＥＮが入力される。カウンター回路７は、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがハイレベルであるときには、クロックＣＬＫを用いてカウント動作を行い、カウント値を出力する。なお、カウンター回路７は、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルであるときには、カウント動作を行わず、カウント値として“０”を出力する。
【００１６】
選択回路２１は、所定の値のデジタルデータＤ＿ＤＡＴＡ及びカウンター回路７の出力が入力される。選択回路２１は、選択パルスＳＥＬ、ＳＥＬｂに応じて、デジタルデータＤ＿ＤＡＴＡ又はカウンター回路７より出力されるカウント値を出力するかが選択可能である。選択回路２１は、選択パルスＳＥＬがハイレベルであり、かつ選択パルスＳＥＬｂがローレベルである場合には、デジタルデータＤ＿ＤＡＴＡを出力する。また、選択回路２１は、選択パルスＳＥＬがローレベルであり、かつ選択パルスＳＥＬｂがハイレベルである場合には、カウンター回路７からのカウント値を出力する。
【００１７】
次に、第１の実施形態における固体撮像装置での動作（通常動作及びオーバーフロー処理の動作）について説明する。図２は、第１の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートであり、画素行１行分の動作を説明するためのタイミングチャートを示している。
【００１８】
まず、選択パルスＳＥＬがハイレベル（選択パルスＳＥＬｂがローレベル）になる。これにより、選択回路２１は、所定の値のデジタルデータＤ＿ＤＡＴＡを出力する。続いて、選択パルスＳＥＬがハイレベルの状態で、書き込み許可パルスＩＮＴがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスＩＮＴがハイレベルからローレベルに遷移したときに、記憶部４は、選択回路２１の出力、すなわちデジタルデータＤ＿ＤＡＴＡを記憶する。
【００１９】
その後に、選択パルスＳＥＬがローレベル（選択パルスＳＥＬｂがハイレベル）になる。選択パルスＳＥＬがローレベルのときには、選択回路２１は、カウンター回路７の出力を選択して出力する。ただし、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルである期間は、カウンター回路７は、カウント動作を行わずにカウント値として“０”を出力するので、選択回路２１からは値“０”が出力される。
【００２０】
次に、アナログデジタル変換期間が開始され、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがハイレベルになり、カウンター回路７がカウント動作を始める。カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源６は、ランプ信号を生成して出力する。なお、図２において、ランプ信号源６の動作に必要な信号、例えばランプ信号を生成する等に必要な信号については省略している。
【００２１】
そして、読み出し回路出力Ａに示すように、読み出し回路２の出力電位がランプ信号における上限の電位と下限の電位との間にある通常動作の場合には、下記のように動作が行われる。ランプ信号源６から出力されるランプ信号の電位が読み出し回路２の出力電位より低くなった時に、比較部出力Ａに示すように、比較部３の出力がローレベルからハイレベルへと遷移する。この比較部３の出力の電位が反転するタイミングで、記憶部４は、選択回路２１の出力、すなわちカウンター回路７から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がｎ（ｎはデジタルデータ）であるときに比較部３の出力がローレベルからハイレベルへ遷移すると、比較が完了し、記憶部４には値ｎが書き込まれる（図２に示す記憶部の記憶データＡ参照）。
【００２２】
次に、読み出し回路出力Ｂに示すように、読み出し回路２の出力電位がランプ信号における下限の電位より低くなった場合のオーバーフロー処理の動作について説明する。読み出し回路出力Ｂに示したような読み出し回路２の出力の場合には、ランプ信号の電位が読み出し回路２の出力電位より低くなることはないので、比較が完了せず比較部３の出力は、比較部出力Ｂに示すようにローレベルが維持される。したがって、記憶部４は、デジタルデータを上書き（更新）されることなく、書き込み許可パルスＩＮＴによって書き込まれたデジタルデータＤ＿ＤＡＴＡの値を維持し続ける（図２に示す記憶部の記憶データＢ参照）。
【００２３】
所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルになり、カウンター回路７はカウント動作を終了し、また、ランプ信号源６もランプ信号の生成を終了する。本実施形態ではデジタルデータＤ＿ＤＡＴＡは、ＡＤ変換処理でとり得るデジタルデータの最大値Ｄｍａｘ、つまりカウンター動作イネーブルパルスＣＮＴ＿ＥＮがたち下がる直前にカウンター回路７が出力していたデジタルデータに設定している。よって、読み出し回路２の出力が読み出し回路出力Ｂに示したような場合には、記憶部の記憶データＢに示すように、読み出し回路２の出力に対応するデジタルデータとしてデジタルデータＤ＿ＤＡＴＡ＝Ｄｍａｘが記憶部４に保持されている。一方、通常動作の場合には、記憶部の記憶データＡに示すように、読み出し回路２の出力をＡＤ変換した結果であるデジタルデータｎが記憶部４に保持されている。
【００２４】
本実施形態によれば、読み出し回路２の出力電位がランプ信号より低く、アナログデジタル変換期間中に比較部３の出力がローレベルに維持される場合でも、簡易な回路構成かつ簡便なタイミング制御でオーバーフロー処理を行うことが可能となる。また、オーバーフロー処理に用いたデジタルデータＤ＿ＤＡＴＡをＤｍａｘ以上で適切な値に設定すれば、画素信号のデジタルデータとしてそのまま処理することも可能である。本実施形態によれば、従来のような桁上げのビットを用意する必要がなくなり、回路面積の小面積化が実現できる。
【００２５】
なお、本実施形態では、記憶部４は、書き込み許可パルスＩＮＴがハイレベルからローレベルに遷移するときに、選択回路２１の出力をデジタルデータとして記憶するとしているが、本発明はそれに限定されない。例えば、書き込み許可パルスＩＮＴがローレベルからハイレベルに遷移するときに、記憶部４が、選択回路２１の出力をデジタルデータとして記憶するようにしてもよい。また、デジタルデータＤ＿ＤＡＴＡとして設定される値は可変であってもよい。
【００２６】
また、本実施形態では、ランプ信号は、時間の経過とともに電位が低くなる信号としているが、本発明はそれに限定されない。ランプ信号は、時間の経過とともに電位が大きくなる信号であってもよい。本実施形態では、ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部３の出力がハイレベルになる構成としたが、本発明はそれに限定されない。ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部３の出力がローレベルになる構成でもよい。いずれの場合にも、ランプ信号の電位と読み出し回路の出力電位との大小関係が反転するタイミングで選択回路２１の出力を記憶部４が記憶すればよい。
【００２７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図３は、第２の実施形態に係る固体撮像装置の回路構成例を示す概略図である。この図３において、図１に示した構成要素と同様の機能を有する構成要素には同一の符号を付している。図３においては、本実施形態のオーバーフロー処理の実行に関係しない画素部１やランプ信号源（参照信号生成回路）６等は図示を省略している。図３において、２は読み出し回路、３は比較部、４は記憶部、７はカウンター回路、２１は選択回路である。
【００２８】
記憶部４は、画素のリセットレベルの信号をＡＤ変換した後のデジタルデータ（Ｎデータ）を記憶する第１の記憶部４Ａと、光電変換後の画素信号をＡＤ変換した後のデジタルデータ（Ｓデータ）を記憶する第２の記憶部４Ｂとを有する。
【００２９】
第１の記憶部４Ａは、論理積演算回路（ＡＮＤ回路）３１Ａの出力と、書き込み許可パルスＩＮＴＮと、選択回路２１の出力とが入力される。ＡＮＤ回路３１Ａは、対応する比較部３の出力及び選択パルスＭＳＥＬＮが入力され、その論理積演算結果を出力する。第１の記憶部４Ａは、ＡＮＤ回路３１Ａの出力の電位が反転するタイミング、又は書き込み許可パルスＩＮＴＮがハイレベルからローレベルに遷移するタイミングで、選択回路２１の出力をデジタルデータとして記憶する。
【００３０】
また、第２の記憶部４Ｂは、ＡＮＤ回路３１Ｂの出力と、書き込み許可パルスＩＮＴＳと、選択回路２１の出力とが入力される。ＡＮＤ回路３１Ｂは、対応する比較部３の出力及び選択パルスＭＳＥＬＳが入力され、その論理積演算結果を出力する。第２の記憶部４Ｂは、ＡＮＤ回路３１Ｂの出力の電位が反転するタイミング、又は書き込み許可パルスＩＮＴＳがハイレベルからローレベルに遷移するタイミングで、選択回路２１の出力をデジタルデータとして記憶する。
【００３１】
選択回路２１は、所定の値のデジタルデータＤｎ＿ＤＡＴＡ、Ｄｓ＿ＤＡＴＡ、及びカウンター回路７の出力が入力される。選択回路２１は、選択パルスＳＥＬｎ、ＳＥＬｓ、ＳＥＬｂに応じて、デジタルデータＤｎ＿ＤＡＴＡ、Ｄｓ＿ＤＡＴＡ、及びカウンター回路７より出力されるカウント値のいずれを出力するかが選択可能である。ここで、選択パルスＳＥＬｎ、ＳＥＬｓは、一方がハイレベルであるときには他方がローレベルであり、選択パルスＳＥＬｎ、ＳＥＬｓがともにローレベルのときには選択パルスＳＥＬｂがハイレベルとなる。また、通常、デジタルデータＤｎ＿ＤＡＴＡの値とデジタルデータＤｓ＿ＤＡＴＡの値は異なる。
【００３２】
選択回路２１は、選択パルスＳＥＬｎがハイレベルであり、かつ選択パルスＳＥＬｓがローレベルである場合には、デジタルデータＤｎ＿ＤＡＴＡを出力する。また、選択回路２１は、選択パルスＳＥＬｓがハイレベルであり、かつ選択パルスＳＥＬｎがローレベルである場合には、デジタルデータＤｓ＿ＤＡＴＡを出力する。また、選択回路２１は、選択パルスＳＥＬｎ、ＳＥＬｓがともにローレベル、すなわち選択パルスＳＥＬｂがハイレベルである場合には、カウンター回路７からのカウント値を出力する。
【００３３】
次に、第２の実施形態における固体撮像装置での動作（通常動作及びオーバーフロー処理の動作）について説明する。図４は、第２の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートであり、画素行１行分の動作を説明するためのタイミングチャートを示している。本実施形態では、画素のリセットレベルの信号と光電変換後の画素信号との両方をＡＤ変換処理するので、図４には２回のＡＤ変換について記載しており、カウンター動作イネーブルパルスＣＮＴ＿ＥＮ信号がハイレベルであるときがＡＤ変換期間に該当する。
【００３４】
まず、リセットレベルの信号のＡＤ変換動作について説明する。
選択パルスＳＥＬｎがハイレベル（選択パルスＳＥＬｓ、ＳＥＬｂはローレベル）になる。これにより、選択回路２１は、リセットレベル信号用の所定の値のデジタルデータＤｎ＿ＤＡＴＡを出力する。続いて、選択パルスＳＥＬｎがハイレベルの状態で、書き込み許可パルスＩＮＴＮがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスＩＮＴＮがハイレベルからローレベルに遷移したときに、記憶部４の第１の記憶部４Ａは、選択回路２１の出力、すなわちデジタルデータＤｎ＿ＤＡＴＡを記憶する。
【００３５】
その後に、選択パルスＳＥＬｎがローレベルになる。選択パルスＳＥＬｎ及びＳＥＬｓがともにローレベルのときには、選択回路２１は、カウンター回路７の出力を選択して出力する。ただし、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルである期間は、カウンター回路７は、カウント動作を行わずにカウント値として“０”を出力するので、選択回路２１からは値“０”が出力される。
【００３６】
次に、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがハイレベルになり、カウンター回路７がカウント動作を始める。カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源は、ランプ信号を生成して出力する。
【００３７】
そして、読み出し回路出力Ａに示すように、読み出し回路２の出力電位がランプ信号における上限の電位と下限の電位との間にある通常動作の場合には、次のように動作を行う。ランプ信号の電位が読み出し回路２の出力電位より低くなった時に、比較部出力Ａに示すように、比較部３の出力がローレベルからハイレベルへと遷移する。また、このとき選択パルスＭＳＥＬＮは、ハイレベルである。したがって、比較部３の出力がローレベルからハイレベルへと遷移すると、ＡＮＤ回路３１Ａの出力がローレベルからハイレベルへと遷移する。このＡＮＤ回路３１Ａの出力の電位が反転するタイミングで、第１の記憶部４Ａは、選択回路２１の出力、すなわちカウンター回路７から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がｎ（ｎはデジタルデータ）であるときにＡＮＤ回路３１Ａの出力がローレベルからハイレベルへ遷移すると、リセットレベルの信号に係る比較が完了し、第１の記憶部４Ａに値ｎが書き込まれる（図４に示す第１の記憶部の記憶データＡ参照）。
【００３８】
次に、読み出し回路出力Ｂに示すように、読み出し回路２の出力電位がランプ信号における下限の電位より低くなった場合のオーバーフロー処理の動作について説明する。読み出し回路出力Ｂに示したような読み出し回路２の出力の場合には、ランプ信号の電位が読み出し回路２の出力電位より低くなることはないので、比較が完了せず比較部３の出力は、比較部出力Ｂに示すようにローレベルを維持する。したがって、第１の記憶部４Ａは、デジタルデータを上書き（更新）されることなく、書き込み許可パルスＩＮＴＮで書き込まれたデジタルデータＤｎ＿ＤＡＴＡの値を維持し続ける（図４に示す第１の記憶部の記憶データＢ参照）。
【００３９】
リセットレベル信号についての所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルになり、カウンター回路７はカウント動作を終了し、また、ランプ信号源もランプ信号の生成を終了する。本実施形態ではデジタルデータＤｎ＿ＤＡＴＡは、リセットレベル信号についてのＡＤ変換処理でとり得るデジタルデータの最大値Ｄｎｍａｘに設定している。デジタルデータＤｎｍａｘは、リセットレベル信号のアナログデジタル変換期間に該当するカウンター動作イネーブルパルスＣＮＴ＿ＥＮがたち下がる直前にカウンター回路７が出力していたデジタルデータに相当する。よって、読み出し回路２の出力が読み出し回路出力Ｂに示したような場合には、第１の記憶部の記憶データＢに示すように、読み出し回路２の出力に対応するデジタルデータとしてデジタルデータＤｎ＿ＤＡＴＡ＝Ｄｎｍａｘが第１の記憶部４Ａに保持されている。一方、通常動作の場合には、第１の記憶部の記憶データＡに示すように、読み出し回路２の出力をＡＤ変換した結果であるデジタルデータｎが第１の記憶部４Ａに保持されている。
【００４０】
次に、リセットレベル信号のＡＤ変換動作終了後の画素信号のＡＤ変換動作について説明する。画素信号の転送パルスＰＴＸがハイレベルになり、光量に応じて画素部の画素に蓄えられた光電変換後の信号が読み出し回路２に転送され、読み出し回路２はその信号に応じた画素信号を出力する。画素信号の転送パルスＰＴＸがローレベルになり、その後に選択パルスＳＥＬｓがハイレベル（選択パルスＳＥＬｎ、ＳＥＬｂはローレベル）になる。これにより、選択パルスＳＥＬｓがハイレベルの期間中は、選択回路２１は、画素信号用の所定の値のデジタルデータＤｓ＿ＤＡＴＡを出力する。続いて、選択パルスＳＥＬｓがハイレベルの状態で、書き込み許可パルスＩＮＴＳがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスＩＮＴＳがハイレベルからローレベルに遷移したときに、記憶部４の第２の記憶部４Ｂは、選択回路２１の出力、すなわちデジタルデータＤｓ＿ＤＡＴＡを記憶する。
【００４１】
その後に、選択パルスＳＥＬｓがローレベルになる。選択パルスＳＥＬｎ及びＳＥＬｓがともにローレベルのときには、選択回路２１は、カウンター回路７の出力を選択して出力する。ただし、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルであるため、選択回路２１からは値“０”が出力される。
【００４２】
次に、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがハイレベルになり、カウンター回路７がカウント動作を始める。カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源は、ランプ信号を生成して出力する。
【００４３】
前述しているため、詳細な説明は省略するが、読み出し回路２の出力電位が読み出し回路出力Ａに示すような場合の通常動作では、第２の記憶部４Ｂは、読み出し回路２の出力電位に応じたカウント値をデジタルデータとして記憶する。つまり、比較部出力Ａに示すように、比較部３（ＡＮＤ回路３１Ｂ）の出力がローレベルからハイレベルへ遷移するタイミングで、第２の記憶部４Ｂは、選択回路２１の出力、すなわちカウンター回路７から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がｓ（ｓはデジタルデータ）であるとき、第２の記憶部４Ｂに値ｓが書き込まれる（図４に示す第２の記憶部の記憶データＡ参照）。
【００４４】
次に、読み出し回路２の出力電位が読み出し回路出力Ｂに示すような場合のオーバーフロー処理の動作では、ランプ信号の電位が読み出し回路２の出力電位より低くなることはないので、第２の記憶部４Ｂはデジタルデータを上書き（更新）されることはない。したがって、第２の記憶部４Ｂは、書き込み許可パルスＩＮＴＳで書き込まれたデジタルデータＤｓ＿ＤＡＴＡの値を維持し続ける（図４の第２の記憶部４Ｂの記憶データＢ）。
【００４５】
光電変換後の画素信号についての所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルになり、カウンター回路７はカウント動作を終了し、また、ランプ信号源もランプ信号の生成を終了する。本実施形態ではデジタルデータＤｓ＿ＤＡＴＡは、画素信号についてのＡＤ変換処理でとり得るデジタルデータの最大値Ｄｓｍａｘに設定している。デジタルデータＤｓｍａｘは、画素信号のアナログデジタル変換期間に該当するカウンター動作イネーブルパルスＣＮＴ＿ＥＮがたち下がる直前にカウンター回路７が出力していたデジタルデータに相当する。よって、読み出し回路２の出力が読み出し回路出力Ｂに示したような場合には、第２の記憶部の記憶データＢに示すように、読み出し回路２の出力に対応するデジタルデータとしてデジタルデータＤｓ＿ＤＡＴＡ＝Ｄｓｍａｘが第２の記憶部４Ｂに保持されている。一方、通常動作の場合には、第２の記憶部の記憶データＡに示すように、読み出し回路２の出力をＡＤ変換した結果であるデジタルデータｓが第２の記憶部４Ｂに保持されている。
【００４６】
画素信号のＡＤ変換動作終了後に、第１の記憶部４Ａ及び第２の記憶部４Ｂから列毎に順次、記憶されたデジタルデータを読み出し、ＳデータからＮデータを減算する。この減算により、画素信号からリセットレベルの信号を引くことが可能となる。なお、この減算を行う演算処理回路及び読み出し命令を行う処理回路等については、図３では図示を省略している。
【００４７】
本実施形態によれば、読み出し回路２の出力電位がランプ信号より低く、比較部３の出力がローレベルに維持される場合でも、簡易な回路構成かつ簡便なタイミング制御でリセットレベル信号及び画素信号のオーバーフロー処理を行うことが可能となる。また、オーバーフロー処理に用いたデジタルデータＤｎ＿ＤＡＴＡ、Ｄｓ＿ＤＡＴＡを取り得る最大値以上で適切な値に設定すれば画素信号のデジタルデータとしてそのまま処理することができる。本実施形態によれば、従来のように桁上がりのビットを用意する必要がなくなり、回路面積の小面積化が実現できる。
【００４８】
なお、本実施形態では、第１の記憶部４Ａ及び第２の記憶部４Ｂは、書き込み許可パルスＩＮＴＮ、ＩＮＴＳがハイレベルからローレベルに遷移するときに、選択回路２１の出力をデジタルデータとして記憶するとしているが、本発明はそれに限定されない。例えば、書き込み許可パルスＩＮＴＮ、ＩＮＴＳがローレベルからハイレベルに遷移するときに、第１の記憶部４Ａ及び第２の記憶部４Ｂが、選択回路２１の出力をデジタルデータとして記憶するようにしてもよい。また、デジタルデータＤｎ＿ＤＡＴＡ、Ｄｓ＿ＤＡＴＡとして設定される値は可変であってもよい。
【００４９】
また、本実施形態では、ランプ信号は、時間の経過とともに電位が低くなる信号としているが、本発明はそれに限定されない。ランプ信号は、時間の経過とともに電位が大きくなる信号であってもよい。本実施形態では、ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部３の出力がハイレベルになる構成としたが、本発明はそれに限定されない。ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部３の出力がローレベルになる構成でもよい。いずれの場合にも、ランプ信号の電位と読み出し回路の出力電位との大小関係が反転するタイミングで選択回路２１の出力を記憶部４が記憶すればよい。
【００５０】
なお、前述した第１及び第２の実施形態では、カウンター回路７は、複数列の記憶部４に共通に接続されるようにしているが、本発明はこれに限定されるものではない。例えば、列毎にカウンター回路７を設けるようにしてもよい。ただし、カウンター回路７を複数列の記憶部４に共通に接続する構成の方が、列毎に選択回路２１を設ける必要がなく、回路面積が小さくてすむため、得られる効果は顕著である。
【００５１】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００５２】
本発明に係る固体撮像装置は、例えばスキャナ、ビデオカメラ、デジタルスチルカメラ等に適用可能である。
【符号の説明】
【００５３】
１ 画素部、２ 読み出し回路、３ 比較部、４ 記憶部、６ ランプ信号源、７ カウンター回路、２１ 選択回路、４Ａ 第１の記憶部、４Ｂ 第２の記憶部
【技術分野】
【０００１】
本発明は、固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサ等の固体撮像装置は、デジタルカメラやデジタルカムコーダ、携帯電話用のカメラユニットなどに広く使われるようになってきている。部品数の削減や消費電力の低減などの要求から、アナログデジタル変換回路（ＡＤ変換回路、ＡＤＣ）を内蔵した固体撮像装置が研究されている。その一形態として、画素配列の列毎（カラム毎）にＡＤ変換回路を設けたカラムＡＤＣと呼ばれる形式があり、例えばランプ型カラムＡＤＣがよく知られている。ランプ型カラムＡＤＣは、列毎に設けられた比較器とランプ信号源とを有する。ランプ型カラムＡＤＣは、画素信号とランプ信号源からのランプ信号（参照信号）とを比較器により比較して画素信号の電位とランプ信号の電位の大小関係が反転するまでの時間を計測し、その時間に対応したデジタルデータをメモリに記憶する。
【０００３】
例えば、特許文献１には、列毎にアップダウンカウンタを配置したカラムＡＤＣの構成が記載されている。特許文献１には、画素から出力される基準信号をＡＤ変換する際は、アップカウントモード及びダウンカウントモードのうちの一方のモードでカウント処理を行う。そして、画素から出力される画素信号をＡＤ変換する際は、アップカウントモード及びダウンカウントモードのうちの他方のモードでカウント処理を行う技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２５９２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ランプ型カラムＡＤＣを用いた固体撮像装置では、ランプ信号と基準信号又は画素信号との電位差が大きいと、所定のＡＤ変換期間で比較処理が終了せず、いわゆるオーバーフローが起こり得る。オーバーフロー処理を行うために、特許文献１に記載の固体撮像装置は、オーバーフロー用余剰ビットを設けたり、桁上げのビットを設けたりしている。しかし、このオーバーフロー処理には、少なくとも列毎に１ビット分の回路を増やす必要があり、回路が複雑になり、回路面積の小面積化が期待できない。
【０００６】
本発明の目的は、簡易な回路構成でオーバーフロー処理を実現することができる固体撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、２次元状に配列された複数の画素と、時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号生成回路と、前記参照信号生成回路からの参照信号の出力に合わせてカウント動作を行うカウンター回路と、前記画素の列毎に配置され、前記画素から読み出された信号と前記参照信号生成回路により生成された前記参照信号とを比較する比較部と、前記画素の列毎に配置され、前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有し、アナログデジタル変換期間に、前記比較部の出力が反転しない場合には所定の値のデジタルデータが前記記憶部に記憶され、前記比較部の出力が反転した場合には反転したときの前記カウンター回路によるカウント値が前記記憶部に記憶されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ＡＤ変換期間中に比較部の出力が反転しない場合に、画素から読み出された信号に応じたデジタルデータを記憶する記憶部には所定の値のデジタルデータが記憶されるので、簡易な回路構成でオーバーフロー処理を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る固体撮像装置の構成例を示す図である。
【図２】第１の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートである。
【図３】本発明の第２の実施形態に係る固体撮像装置の構成例を示す図である。
【図４】第２の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
【００１１】
（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、第１の実施形態に係る固体撮像装置の回路構成例を示す概略図である。第１の実施形態に係る固体撮像装置は、画素部１、読み出し回路２、比較部３、記憶部４、水平走査回路５、ランプ信号源（参照信号生成回路）６、カウンター回路７、信号処理回路８、及び選択回路２１を有する。画素部１は、光電変換素子を含む複数の画素を有し、それらが２次元状に（行方向及び列方向に）配列されている。画素部１の各列に対応して、列毎に読み出し回路２、比較部３、及び記憶部４が配置される。列毎に設けられる読み出し回路２、比較部３、及び記憶部４は、画素部１が有する画素からの画素信号をアナログデジタル変換するアナログデジタル変換回路を構成する。読み出し回路２は、画素部１から読み出される画素信号を出力する。
【００１２】
比較部３は、読み出し回路２の出力と、ランプ信号源６で生成されランプ配線１１を介して供給されるランプ信号とが入力される。比較部３は、読み出し回路２より出力される信号とランプ信号との電位の大きさを比較し、比較結果に応じてハイレベル又はローレベルの信号を出力する。したがって、比較部３は、読み出し回路２より出力される信号とランプ信号の電位の大小関係が反転する時に、ハイレベルからローレベル若しくはローレベルからハイレベルに出力を遷移させる。
【００１３】
記憶部４は、対応する比較部３の出力と、書き込み許可パルスＩＮＴと、選択回路２１の出力とが入力される。記憶部４は、対応する比較部３の出力の電位が反転するタイミング、又は書き込み許可パルスＩＮＴがハイレベルからローレベルに遷移するタイミングで、選択回路２１の出力をデジタルデータとして記憶する。記憶部４に記憶されたデジタルデータは、水平走査回路５から出力される信号によって列毎に信号処理回路８に順次転送され、信号処理回路８で必要に応じ演算処理が施される。
【００１４】
ランプ信号源（参照信号生成回路）６は、複数の比較部３に共通に接続され、参照信号であるランプ信号を生成する。ここで、ランプ信号は、時間の経過にともなって信号レベル（信号の大きさ）が単調に変化する信号であり、例えば出力電位が時間の経過とともに単調減少若しくは単調増加する信号である。ここで、単調減少とは、前の時刻に対して電位が増加しなければ良く、時間の経過とともに電位が連続的に減少することのみならず、階段状に減少していくことも含む。単調増加についても同様である。単調減少と単調増加とを総称して単調変化とする。
【００１５】
カウンター回路７は、複数列の記憶部４に共通に接続される。カウンター回路７は、カウント値を生成するためのクロックＣＬＫ及びカウンター動作イネーブルパルスＣＮＴ＿ＥＮが入力される。カウンター回路７は、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがハイレベルであるときには、クロックＣＬＫを用いてカウント動作を行い、カウント値を出力する。なお、カウンター回路７は、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルであるときには、カウント動作を行わず、カウント値として“０”を出力する。
【００１６】
選択回路２１は、所定の値のデジタルデータＤ＿ＤＡＴＡ及びカウンター回路７の出力が入力される。選択回路２１は、選択パルスＳＥＬ、ＳＥＬｂに応じて、デジタルデータＤ＿ＤＡＴＡ又はカウンター回路７より出力されるカウント値を出力するかが選択可能である。選択回路２１は、選択パルスＳＥＬがハイレベルであり、かつ選択パルスＳＥＬｂがローレベルである場合には、デジタルデータＤ＿ＤＡＴＡを出力する。また、選択回路２１は、選択パルスＳＥＬがローレベルであり、かつ選択パルスＳＥＬｂがハイレベルである場合には、カウンター回路７からのカウント値を出力する。
【００１７】
次に、第１の実施形態における固体撮像装置での動作（通常動作及びオーバーフロー処理の動作）について説明する。図２は、第１の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートであり、画素行１行分の動作を説明するためのタイミングチャートを示している。
【００１８】
まず、選択パルスＳＥＬがハイレベル（選択パルスＳＥＬｂがローレベル）になる。これにより、選択回路２１は、所定の値のデジタルデータＤ＿ＤＡＴＡを出力する。続いて、選択パルスＳＥＬがハイレベルの状態で、書き込み許可パルスＩＮＴがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスＩＮＴがハイレベルからローレベルに遷移したときに、記憶部４は、選択回路２１の出力、すなわちデジタルデータＤ＿ＤＡＴＡを記憶する。
【００１９】
その後に、選択パルスＳＥＬがローレベル（選択パルスＳＥＬｂがハイレベル）になる。選択パルスＳＥＬがローレベルのときには、選択回路２１は、カウンター回路７の出力を選択して出力する。ただし、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルである期間は、カウンター回路７は、カウント動作を行わずにカウント値として“０”を出力するので、選択回路２１からは値“０”が出力される。
【００２０】
次に、アナログデジタル変換期間が開始され、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがハイレベルになり、カウンター回路７がカウント動作を始める。カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源６は、ランプ信号を生成して出力する。なお、図２において、ランプ信号源６の動作に必要な信号、例えばランプ信号を生成する等に必要な信号については省略している。
【００２１】
そして、読み出し回路出力Ａに示すように、読み出し回路２の出力電位がランプ信号における上限の電位と下限の電位との間にある通常動作の場合には、下記のように動作が行われる。ランプ信号源６から出力されるランプ信号の電位が読み出し回路２の出力電位より低くなった時に、比較部出力Ａに示すように、比較部３の出力がローレベルからハイレベルへと遷移する。この比較部３の出力の電位が反転するタイミングで、記憶部４は、選択回路２１の出力、すなわちカウンター回路７から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がｎ（ｎはデジタルデータ）であるときに比較部３の出力がローレベルからハイレベルへ遷移すると、比較が完了し、記憶部４には値ｎが書き込まれる（図２に示す記憶部の記憶データＡ参照）。
【００２２】
次に、読み出し回路出力Ｂに示すように、読み出し回路２の出力電位がランプ信号における下限の電位より低くなった場合のオーバーフロー処理の動作について説明する。読み出し回路出力Ｂに示したような読み出し回路２の出力の場合には、ランプ信号の電位が読み出し回路２の出力電位より低くなることはないので、比較が完了せず比較部３の出力は、比較部出力Ｂに示すようにローレベルが維持される。したがって、記憶部４は、デジタルデータを上書き（更新）されることなく、書き込み許可パルスＩＮＴによって書き込まれたデジタルデータＤ＿ＤＡＴＡの値を維持し続ける（図２に示す記憶部の記憶データＢ参照）。
【００２３】
所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルになり、カウンター回路７はカウント動作を終了し、また、ランプ信号源６もランプ信号の生成を終了する。本実施形態ではデジタルデータＤ＿ＤＡＴＡは、ＡＤ変換処理でとり得るデジタルデータの最大値Ｄｍａｘ、つまりカウンター動作イネーブルパルスＣＮＴ＿ＥＮがたち下がる直前にカウンター回路７が出力していたデジタルデータに設定している。よって、読み出し回路２の出力が読み出し回路出力Ｂに示したような場合には、記憶部の記憶データＢに示すように、読み出し回路２の出力に対応するデジタルデータとしてデジタルデータＤ＿ＤＡＴＡ＝Ｄｍａｘが記憶部４に保持されている。一方、通常動作の場合には、記憶部の記憶データＡに示すように、読み出し回路２の出力をＡＤ変換した結果であるデジタルデータｎが記憶部４に保持されている。
【００２４】
本実施形態によれば、読み出し回路２の出力電位がランプ信号より低く、アナログデジタル変換期間中に比較部３の出力がローレベルに維持される場合でも、簡易な回路構成かつ簡便なタイミング制御でオーバーフロー処理を行うことが可能となる。また、オーバーフロー処理に用いたデジタルデータＤ＿ＤＡＴＡをＤｍａｘ以上で適切な値に設定すれば、画素信号のデジタルデータとしてそのまま処理することも可能である。本実施形態によれば、従来のような桁上げのビットを用意する必要がなくなり、回路面積の小面積化が実現できる。
【００２５】
なお、本実施形態では、記憶部４は、書き込み許可パルスＩＮＴがハイレベルからローレベルに遷移するときに、選択回路２１の出力をデジタルデータとして記憶するとしているが、本発明はそれに限定されない。例えば、書き込み許可パルスＩＮＴがローレベルからハイレベルに遷移するときに、記憶部４が、選択回路２１の出力をデジタルデータとして記憶するようにしてもよい。また、デジタルデータＤ＿ＤＡＴＡとして設定される値は可変であってもよい。
【００２６】
また、本実施形態では、ランプ信号は、時間の経過とともに電位が低くなる信号としているが、本発明はそれに限定されない。ランプ信号は、時間の経過とともに電位が大きくなる信号であってもよい。本実施形態では、ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部３の出力がハイレベルになる構成としたが、本発明はそれに限定されない。ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部３の出力がローレベルになる構成でもよい。いずれの場合にも、ランプ信号の電位と読み出し回路の出力電位との大小関係が反転するタイミングで選択回路２１の出力を記憶部４が記憶すればよい。
【００２７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図３は、第２の実施形態に係る固体撮像装置の回路構成例を示す概略図である。この図３において、図１に示した構成要素と同様の機能を有する構成要素には同一の符号を付している。図３においては、本実施形態のオーバーフロー処理の実行に関係しない画素部１やランプ信号源（参照信号生成回路）６等は図示を省略している。図３において、２は読み出し回路、３は比較部、４は記憶部、７はカウンター回路、２１は選択回路である。
【００２８】
記憶部４は、画素のリセットレベルの信号をＡＤ変換した後のデジタルデータ（Ｎデータ）を記憶する第１の記憶部４Ａと、光電変換後の画素信号をＡＤ変換した後のデジタルデータ（Ｓデータ）を記憶する第２の記憶部４Ｂとを有する。
【００２９】
第１の記憶部４Ａは、論理積演算回路（ＡＮＤ回路）３１Ａの出力と、書き込み許可パルスＩＮＴＮと、選択回路２１の出力とが入力される。ＡＮＤ回路３１Ａは、対応する比較部３の出力及び選択パルスＭＳＥＬＮが入力され、その論理積演算結果を出力する。第１の記憶部４Ａは、ＡＮＤ回路３１Ａの出力の電位が反転するタイミング、又は書き込み許可パルスＩＮＴＮがハイレベルからローレベルに遷移するタイミングで、選択回路２１の出力をデジタルデータとして記憶する。
【００３０】
また、第２の記憶部４Ｂは、ＡＮＤ回路３１Ｂの出力と、書き込み許可パルスＩＮＴＳと、選択回路２１の出力とが入力される。ＡＮＤ回路３１Ｂは、対応する比較部３の出力及び選択パルスＭＳＥＬＳが入力され、その論理積演算結果を出力する。第２の記憶部４Ｂは、ＡＮＤ回路３１Ｂの出力の電位が反転するタイミング、又は書き込み許可パルスＩＮＴＳがハイレベルからローレベルに遷移するタイミングで、選択回路２１の出力をデジタルデータとして記憶する。
【００３１】
選択回路２１は、所定の値のデジタルデータＤｎ＿ＤＡＴＡ、Ｄｓ＿ＤＡＴＡ、及びカウンター回路７の出力が入力される。選択回路２１は、選択パルスＳＥＬｎ、ＳＥＬｓ、ＳＥＬｂに応じて、デジタルデータＤｎ＿ＤＡＴＡ、Ｄｓ＿ＤＡＴＡ、及びカウンター回路７より出力されるカウント値のいずれを出力するかが選択可能である。ここで、選択パルスＳＥＬｎ、ＳＥＬｓは、一方がハイレベルであるときには他方がローレベルであり、選択パルスＳＥＬｎ、ＳＥＬｓがともにローレベルのときには選択パルスＳＥＬｂがハイレベルとなる。また、通常、デジタルデータＤｎ＿ＤＡＴＡの値とデジタルデータＤｓ＿ＤＡＴＡの値は異なる。
【００３２】
選択回路２１は、選択パルスＳＥＬｎがハイレベルであり、かつ選択パルスＳＥＬｓがローレベルである場合には、デジタルデータＤｎ＿ＤＡＴＡを出力する。また、選択回路２１は、選択パルスＳＥＬｓがハイレベルであり、かつ選択パルスＳＥＬｎがローレベルである場合には、デジタルデータＤｓ＿ＤＡＴＡを出力する。また、選択回路２１は、選択パルスＳＥＬｎ、ＳＥＬｓがともにローレベル、すなわち選択パルスＳＥＬｂがハイレベルである場合には、カウンター回路７からのカウント値を出力する。
【００３３】
次に、第２の実施形態における固体撮像装置での動作（通常動作及びオーバーフロー処理の動作）について説明する。図４は、第２の実施形態に係る固体撮像装置での動作例を説明するタイミングチャートであり、画素行１行分の動作を説明するためのタイミングチャートを示している。本実施形態では、画素のリセットレベルの信号と光電変換後の画素信号との両方をＡＤ変換処理するので、図４には２回のＡＤ変換について記載しており、カウンター動作イネーブルパルスＣＮＴ＿ＥＮ信号がハイレベルであるときがＡＤ変換期間に該当する。
【００３４】
まず、リセットレベルの信号のＡＤ変換動作について説明する。
選択パルスＳＥＬｎがハイレベル（選択パルスＳＥＬｓ、ＳＥＬｂはローレベル）になる。これにより、選択回路２１は、リセットレベル信号用の所定の値のデジタルデータＤｎ＿ＤＡＴＡを出力する。続いて、選択パルスＳＥＬｎがハイレベルの状態で、書き込み許可パルスＩＮＴＮがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスＩＮＴＮがハイレベルからローレベルに遷移したときに、記憶部４の第１の記憶部４Ａは、選択回路２１の出力、すなわちデジタルデータＤｎ＿ＤＡＴＡを記憶する。
【００３５】
その後に、選択パルスＳＥＬｎがローレベルになる。選択パルスＳＥＬｎ及びＳＥＬｓがともにローレベルのときには、選択回路２１は、カウンター回路７の出力を選択して出力する。ただし、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルである期間は、カウンター回路７は、カウント動作を行わずにカウント値として“０”を出力するので、選択回路２１からは値“０”が出力される。
【００３６】
次に、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがハイレベルになり、カウンター回路７がカウント動作を始める。カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源は、ランプ信号を生成して出力する。
【００３７】
そして、読み出し回路出力Ａに示すように、読み出し回路２の出力電位がランプ信号における上限の電位と下限の電位との間にある通常動作の場合には、次のように動作を行う。ランプ信号の電位が読み出し回路２の出力電位より低くなった時に、比較部出力Ａに示すように、比較部３の出力がローレベルからハイレベルへと遷移する。また、このとき選択パルスＭＳＥＬＮは、ハイレベルである。したがって、比較部３の出力がローレベルからハイレベルへと遷移すると、ＡＮＤ回路３１Ａの出力がローレベルからハイレベルへと遷移する。このＡＮＤ回路３１Ａの出力の電位が反転するタイミングで、第１の記憶部４Ａは、選択回路２１の出力、すなわちカウンター回路７から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がｎ（ｎはデジタルデータ）であるときにＡＮＤ回路３１Ａの出力がローレベルからハイレベルへ遷移すると、リセットレベルの信号に係る比較が完了し、第１の記憶部４Ａに値ｎが書き込まれる（図４に示す第１の記憶部の記憶データＡ参照）。
【００３８】
次に、読み出し回路出力Ｂに示すように、読み出し回路２の出力電位がランプ信号における下限の電位より低くなった場合のオーバーフロー処理の動作について説明する。読み出し回路出力Ｂに示したような読み出し回路２の出力の場合には、ランプ信号の電位が読み出し回路２の出力電位より低くなることはないので、比較が完了せず比較部３の出力は、比較部出力Ｂに示すようにローレベルを維持する。したがって、第１の記憶部４Ａは、デジタルデータを上書き（更新）されることなく、書き込み許可パルスＩＮＴＮで書き込まれたデジタルデータＤｎ＿ＤＡＴＡの値を維持し続ける（図４に示す第１の記憶部の記憶データＢ参照）。
【００３９】
リセットレベル信号についての所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルになり、カウンター回路７はカウント動作を終了し、また、ランプ信号源もランプ信号の生成を終了する。本実施形態ではデジタルデータＤｎ＿ＤＡＴＡは、リセットレベル信号についてのＡＤ変換処理でとり得るデジタルデータの最大値Ｄｎｍａｘに設定している。デジタルデータＤｎｍａｘは、リセットレベル信号のアナログデジタル変換期間に該当するカウンター動作イネーブルパルスＣＮＴ＿ＥＮがたち下がる直前にカウンター回路７が出力していたデジタルデータに相当する。よって、読み出し回路２の出力が読み出し回路出力Ｂに示したような場合には、第１の記憶部の記憶データＢに示すように、読み出し回路２の出力に対応するデジタルデータとしてデジタルデータＤｎ＿ＤＡＴＡ＝Ｄｎｍａｘが第１の記憶部４Ａに保持されている。一方、通常動作の場合には、第１の記憶部の記憶データＡに示すように、読み出し回路２の出力をＡＤ変換した結果であるデジタルデータｎが第１の記憶部４Ａに保持されている。
【００４０】
次に、リセットレベル信号のＡＤ変換動作終了後の画素信号のＡＤ変換動作について説明する。画素信号の転送パルスＰＴＸがハイレベルになり、光量に応じて画素部の画素に蓄えられた光電変換後の信号が読み出し回路２に転送され、読み出し回路２はその信号に応じた画素信号を出力する。画素信号の転送パルスＰＴＸがローレベルになり、その後に選択パルスＳＥＬｓがハイレベル（選択パルスＳＥＬｎ、ＳＥＬｂはローレベル）になる。これにより、選択パルスＳＥＬｓがハイレベルの期間中は、選択回路２１は、画素信号用の所定の値のデジタルデータＤｓ＿ＤＡＴＡを出力する。続いて、選択パルスＳＥＬｓがハイレベルの状態で、書き込み許可パルスＩＮＴＳがローレベル→ハイレベル→ローレベルと駆動される。書き込み許可パルスＩＮＴＳがハイレベルからローレベルに遷移したときに、記憶部４の第２の記憶部４Ｂは、選択回路２１の出力、すなわちデジタルデータＤｓ＿ＤＡＴＡを記憶する。
【００４１】
その後に、選択パルスＳＥＬｓがローレベルになる。選択パルスＳＥＬｎ及びＳＥＬｓがともにローレベルのときには、選択回路２１は、カウンター回路７の出力を選択して出力する。ただし、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルであるため、選択回路２１からは値“０”が出力される。
【００４２】
次に、カウンター動作イネーブルパルスＣＮＴ＿ＥＮがハイレベルになり、カウンター回路７がカウント動作を始める。カウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルからハイレベルに変化するのとほぼ同じタイミングで、ランプ信号源は、ランプ信号を生成して出力する。
【００４３】
前述しているため、詳細な説明は省略するが、読み出し回路２の出力電位が読み出し回路出力Ａに示すような場合の通常動作では、第２の記憶部４Ｂは、読み出し回路２の出力電位に応じたカウント値をデジタルデータとして記憶する。つまり、比較部出力Ａに示すように、比較部３（ＡＮＤ回路３１Ｂ）の出力がローレベルからハイレベルへ遷移するタイミングで、第２の記憶部４Ｂは、選択回路２１の出力、すなわちカウンター回路７から出力されるカウント値をデジタルデータとして記憶する。例えば、カウント値がｓ（ｓはデジタルデータ）であるとき、第２の記憶部４Ｂに値ｓが書き込まれる（図４に示す第２の記憶部の記憶データＡ参照）。
【００４４】
次に、読み出し回路２の出力電位が読み出し回路出力Ｂに示すような場合のオーバーフロー処理の動作では、ランプ信号の電位が読み出し回路２の出力電位より低くなることはないので、第２の記憶部４Ｂはデジタルデータを上書き（更新）されることはない。したがって、第２の記憶部４Ｂは、書き込み許可パルスＩＮＴＳで書き込まれたデジタルデータＤｓ＿ＤＡＴＡの値を維持し続ける（図４の第２の記憶部４Ｂの記憶データＢ）。
【００４５】
光電変換後の画素信号についての所定のアナログデジタル変換期間が終了すると同時にカウンター動作イネーブルパルスＣＮＴ＿ＥＮがローレベルになり、カウンター回路７はカウント動作を終了し、また、ランプ信号源もランプ信号の生成を終了する。本実施形態ではデジタルデータＤｓ＿ＤＡＴＡは、画素信号についてのＡＤ変換処理でとり得るデジタルデータの最大値Ｄｓｍａｘに設定している。デジタルデータＤｓｍａｘは、画素信号のアナログデジタル変換期間に該当するカウンター動作イネーブルパルスＣＮＴ＿ＥＮがたち下がる直前にカウンター回路７が出力していたデジタルデータに相当する。よって、読み出し回路２の出力が読み出し回路出力Ｂに示したような場合には、第２の記憶部の記憶データＢに示すように、読み出し回路２の出力に対応するデジタルデータとしてデジタルデータＤｓ＿ＤＡＴＡ＝Ｄｓｍａｘが第２の記憶部４Ｂに保持されている。一方、通常動作の場合には、第２の記憶部の記憶データＡに示すように、読み出し回路２の出力をＡＤ変換した結果であるデジタルデータｓが第２の記憶部４Ｂに保持されている。
【００４６】
画素信号のＡＤ変換動作終了後に、第１の記憶部４Ａ及び第２の記憶部４Ｂから列毎に順次、記憶されたデジタルデータを読み出し、ＳデータからＮデータを減算する。この減算により、画素信号からリセットレベルの信号を引くことが可能となる。なお、この減算を行う演算処理回路及び読み出し命令を行う処理回路等については、図３では図示を省略している。
【００４７】
本実施形態によれば、読み出し回路２の出力電位がランプ信号より低く、比較部３の出力がローレベルに維持される場合でも、簡易な回路構成かつ簡便なタイミング制御でリセットレベル信号及び画素信号のオーバーフロー処理を行うことが可能となる。また、オーバーフロー処理に用いたデジタルデータＤｎ＿ＤＡＴＡ、Ｄｓ＿ＤＡＴＡを取り得る最大値以上で適切な値に設定すれば画素信号のデジタルデータとしてそのまま処理することができる。本実施形態によれば、従来のように桁上がりのビットを用意する必要がなくなり、回路面積の小面積化が実現できる。
【００４８】
なお、本実施形態では、第１の記憶部４Ａ及び第２の記憶部４Ｂは、書き込み許可パルスＩＮＴＮ、ＩＮＴＳがハイレベルからローレベルに遷移するときに、選択回路２１の出力をデジタルデータとして記憶するとしているが、本発明はそれに限定されない。例えば、書き込み許可パルスＩＮＴＮ、ＩＮＴＳがローレベルからハイレベルに遷移するときに、第１の記憶部４Ａ及び第２の記憶部４Ｂが、選択回路２１の出力をデジタルデータとして記憶するようにしてもよい。また、デジタルデータＤｎ＿ＤＡＴＡ、Ｄｓ＿ＤＡＴＡとして設定される値は可変であってもよい。
【００４９】
また、本実施形態では、ランプ信号は、時間の経過とともに電位が低くなる信号としているが、本発明はそれに限定されない。ランプ信号は、時間の経過とともに電位が大きくなる信号であってもよい。本実施形態では、ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部３の出力がハイレベルになる構成としたが、本発明はそれに限定されない。ランプ信号の電位が読み出し回路の出力電位よりも高い場合に、比較部３の出力がローレベルになる構成でもよい。いずれの場合にも、ランプ信号の電位と読み出し回路の出力電位との大小関係が反転するタイミングで選択回路２１の出力を記憶部４が記憶すればよい。
【００５０】
なお、前述した第１及び第２の実施形態では、カウンター回路７は、複数列の記憶部４に共通に接続されるようにしているが、本発明はこれに限定されるものではない。例えば、列毎にカウンター回路７を設けるようにしてもよい。ただし、カウンター回路７を複数列の記憶部４に共通に接続する構成の方が、列毎に選択回路２１を設ける必要がなく、回路面積が小さくてすむため、得られる効果は顕著である。
【００５１】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００５２】
本発明に係る固体撮像装置は、例えばスキャナ、ビデオカメラ、デジタルスチルカメラ等に適用可能である。
【符号の説明】
【００５３】
１ 画素部、２ 読み出し回路、３ 比較部、４ 記憶部、６ ランプ信号源、７ カウンター回路、２１ 選択回路、４Ａ 第１の記憶部、４Ｂ 第２の記憶部
【特許請求の範囲】
【請求項１】
２次元状に配列された複数の画素と、
時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号生成回路と、
前記参照信号生成回路からの参照信号の出力に合わせてカウント動作を行うカウンター回路と、
前記画素の列毎に配置され、前記画素から読み出された信号と前記参照信号生成回路により生成された前記参照信号とを比較する比較部と、
前記画素の列毎に配置され、前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有し、
アナログデジタル変換期間に、前記比較部の出力が反転しない場合には所定の値のデジタルデータが前記記憶部に記憶され、前記比較部の出力が反転した場合には反転したときの前記カウンター回路によるカウント値が前記記憶部に記憶されることを特徴とする固体撮像装置。
【請求項２】
前記カウンター回路によるカウント値、又は前記所定の値のデジタルデータのいずれを出力するか選択可能な選択回路を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記記憶部は、前記アナログデジタル変換期間の前に前記所定の値のデジタルデータが書き込まれ、アナログデジタル変換期間中に前記比較部の出力が反転した場合に前記カウント値に更新されることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記記憶部は、
前記画素のリセットレベルの信号をアナログデジタル変換したデジタルデータを記憶する第１の記憶部と、
前記画素での光電変換後の画素信号をアナログデジタル変換したデジタルデータを記憶する第２の記憶部とを有することを特徴とする請求項１〜３の何れか１項に記載の固体撮像装置。
【請求項５】
前記第１の記憶部に係る前記所定の値のデジタルデータと前記第２の記憶部に係る前記所定の値のデジタルデータとが異なることを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記所定の値のデジタルデータは、値が可変であることを特徴とする請求項１〜５の何れか１項に記載の固体撮像装置。
【請求項７】
前記所定の値のデジタルデータは、アナログデジタル変換により得られるデジタルデータの最大値以上の値であることを特徴とする請求項１〜６の何れか１項に記載の固体撮像装置。
【請求項８】
２次元状に配列された複数の画素と、時間の経過にともなって信号レベルが単調に変化する参照信号の出力に合わせてカウント動作を行うカウンター回路と、前記画素の列毎に配置され前記画素から読み出された信号と前記参照信号とを比較する比較部と、前記画素の列毎に配置され前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有する固体撮像装置の駆動方法であって、
アナログデジタル変換期間の前に所定の値のデジタルデータを前記記憶部に書き込む工程と、
アナログデジタル変換期間に前記比較部の出力が反転した場合に、前記カウンター回路によるカウント値に前記記憶部のデータを更新する工程とを有することを特徴とする固体撮像装置の駆動方法。
【請求項１】
２次元状に配列された複数の画素と、
時間の経過にともなって信号レベルが単調に変化する参照信号を生成する参照信号生成回路と、
前記参照信号生成回路からの参照信号の出力に合わせてカウント動作を行うカウンター回路と、
前記画素の列毎に配置され、前記画素から読み出された信号と前記参照信号生成回路により生成された前記参照信号とを比較する比較部と、
前記画素の列毎に配置され、前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有し、
アナログデジタル変換期間に、前記比較部の出力が反転しない場合には所定の値のデジタルデータが前記記憶部に記憶され、前記比較部の出力が反転した場合には反転したときの前記カウンター回路によるカウント値が前記記憶部に記憶されることを特徴とする固体撮像装置。
【請求項２】
前記カウンター回路によるカウント値、又は前記所定の値のデジタルデータのいずれを出力するか選択可能な選択回路を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記記憶部は、前記アナログデジタル変換期間の前に前記所定の値のデジタルデータが書き込まれ、アナログデジタル変換期間中に前記比較部の出力が反転した場合に前記カウント値に更新されることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記記憶部は、
前記画素のリセットレベルの信号をアナログデジタル変換したデジタルデータを記憶する第１の記憶部と、
前記画素での光電変換後の画素信号をアナログデジタル変換したデジタルデータを記憶する第２の記憶部とを有することを特徴とする請求項１〜３の何れか１項に記載の固体撮像装置。
【請求項５】
前記第１の記憶部に係る前記所定の値のデジタルデータと前記第２の記憶部に係る前記所定の値のデジタルデータとが異なることを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記所定の値のデジタルデータは、値が可変であることを特徴とする請求項１〜５の何れか１項に記載の固体撮像装置。
【請求項７】
前記所定の値のデジタルデータは、アナログデジタル変換により得られるデジタルデータの最大値以上の値であることを特徴とする請求項１〜６の何れか１項に記載の固体撮像装置。
【請求項８】
２次元状に配列された複数の画素と、時間の経過にともなって信号レベルが単調に変化する参照信号の出力に合わせてカウント動作を行うカウンター回路と、前記画素の列毎に配置され前記画素から読み出された信号と前記参照信号とを比較する比較部と、前記画素の列毎に配置され前記画素から読み出された信号に応じたデジタルデータを記憶する記憶部とを有する固体撮像装置の駆動方法であって、
アナログデジタル変換期間の前に所定の値のデジタルデータを前記記憶部に書き込む工程と、
アナログデジタル変換期間に前記比較部の出力が反転した場合に、前記カウンター回路によるカウント値に前記記憶部のデータを更新する工程とを有することを特徴とする固体撮像装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−５５５２９（Ｐ２０１３−５５５２９Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９２７１７（Ｐ２０１１−１９２７１７）
【出願日】平成２３年９月５日（２０１１．９．５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月５日（２０１１．９．５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]