固体撮像装置
【課題】ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる固体撮像装置を提供する。
【解決手段】画素アレイ3において、有効画素1は、少なくとも、入射光量に基づく画素信号を出力し、ダミー画素2は、与えられた基準電圧の電圧値に基づく画素信号を出力する。制御回路8は、ダミー画素2に、少なくとも、第1の基準電圧を与えてiフレーム分のダミー画素2の画素信号を読み出し、第2の基準電圧を与えてjフレーム分のダミー画素2の画素信号を読み出す制御を行う。補正式算出回路9は、少なくとも、第1の基準電圧が与えられたときに読み出されたiフレーム分のダミー画素2の画素信号をアナログ・デジタル変換した値と、第2の基準電圧が与えられたときに読み出されたjフレーム分のダミー画素2の画素信号をアナログ・デジタル変換した値とから、A/D変換器6の非直線性を補正する補正式を算出する。
【解決手段】画素アレイ3において、有効画素1は、少なくとも、入射光量に基づく画素信号を出力し、ダミー画素2は、与えられた基準電圧の電圧値に基づく画素信号を出力する。制御回路8は、ダミー画素2に、少なくとも、第1の基準電圧を与えてiフレーム分のダミー画素2の画素信号を読み出し、第2の基準電圧を与えてjフレーム分のダミー画素2の画素信号を読み出す制御を行う。補正式算出回路9は、少なくとも、第1の基準電圧が与えられたときに読み出されたiフレーム分のダミー画素2の画素信号をアナログ・デジタル変換した値と、第2の基準電圧が与えられたときに読み出されたjフレーム分のダミー画素2の画素信号をアナログ・デジタル変換した値とから、A/D変換器6の非直線性を補正する補正式を算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ、デジタルビデオカメラや内視鏡等に使用される固体撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルカメラ、デジタルビデオカメラや内視鏡では、さらなる小型化、多画素化、高速撮像などが要求されている。また、多くの画素から得られる画素信号を高速に処理するために単純に駆動周波数を上げることは、消費電力やノイズが増加するので好ましくない。そのため、画素が2次元に配置された画素アレイから画素信号を並列に読み出して処理することで、低い駆動周波数で多くの画素信号を処理する方法が提案されている。
【０００３】
しかし、画素信号を並列に読み出して処理する方法では、製造ばらつきなどにより、各々の読出し経路に入出力特性のばらつきが生じ、出力画像にスジ上の固定パターンノイズが発生するという問題がある。これに対して、画素アレイ内に、入射光量に応じた画素信号を出力する有効画素領域とは別に、基準信号（定電圧）を出力するダミー画素領域を設けた構成が開示されている（例えば、特許文献1参照）。
【０００４】
特許文献1で提案されている構成では、ダミー画素が出力する基準信号に基づく撮像信号（デジタル信号）の平均値（基準信号平均値）を算出し、その後、各々の読み出し経路について、基準信号平均値と、各々の読み出し経路から出力される基準信号に基づく撮像信号との差分値を加算平均した値を保持する。続いて、有効画素の画素信号に基づく撮像信号に対して、保持しておいた差分値を加算することで、オフセットばらつきに起因した固定パターンノイズを除去する。
【０００５】
更に、特許文献1では、差分値を複数フレームにわたって加算平均する方法についても提案されている。固定パターンノイズを精度良く除去するには、より多くの加算平均をとり、基準信号に基づく撮像信号に含まれるランダムノイズを低減する必要がある。そのため、より大きなダミー画素領域が必要となるが、このことは、高速撮像では不利に働いてしまう。そこで、特許文献1では、複数フレームにわたって差分値を加算することで、ダミー画素領域を大きくすることなく、多くの加算平均をとっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第4144517号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、読出し経路の入出力特性のばらつきは、大きく分類すると、オフセットばらつき、ゲインばらつき、非直線性ばらつきの3つに分類することができる。一般的に、デジタル処理によってゲインばらつきや非直線性ばらつきを除去するためには、複数の基準信号に基づく撮像信号が必要となる。特に、非直線性ばらつきを除去するためには、信号値の異なる少なくとも3種類の基準信号が必要となる。しかし、特許文献1では、1種類の基準信号に基づく撮像信号しか出力できないので、ゲインばらつきや非直線性ばらつきを除去するために使用する補正式を算出することができない。
【０００８】
また、複数の基準信号に基づく撮像信号を出力する場合、複数の異なる基準信号を出力するダミー画素領域を設ける方法などが考えられるが、このことは小型化に不利に働いてしまう。このように、従来技術では、ダミー画素領域を大きくすることなく、非直線性ばらつきを除去するための補正式を算出することが困難であるという技術的課題がある。
【０００９】
本発明は、上述した課題に鑑みてなされたものであって、ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記の課題を解決するためになされたもので、少なくとも、入射光量に基づく画素信号を出力する有効画素と、与えられた基準電圧の電圧値に基づく画素信号を出力するダミー画素とが行列状に配置された画素アレイと、前記画素アレイから出力される画素信号をアナログ・デジタル変換する複数のＡＤ変換回路と、少なくとも、前記ダミー画素の画素信号をnフレーム（n ≧ i + j）分読み出すように前記画素アレイの駆動を制御するとともに、前記ダミー画素に与える基準電圧を制御する制御部と、前記複数のＡＤ変換回路の非直線性を補正する補正式を算出する補正式算出部とを有し、前記制御部は、前記ダミー画素に、少なくとも、第1の基準電圧を与えてiフレーム分の前記ダミー画素の画素信号を読み出し、第2の基準電圧を与えてjフレーム分の前記ダミー画素の画素信号を読み出すように前記画素アレイの駆動および前記基準電圧を制御し、前記補正式算出部は、少なくとも、前記第1の基準電圧が与えられたときに読み出されたiフレーム分の前記ダミー画素の画素信号をアナログ・デジタル変換した値と、前記第2の基準電圧が与えられたときに読み出されたjフレーム分の前記ダミー画素の画素信号をアナログ・デジタル変換した値とから前記補正式を算出することを特徴とする固体撮像装置である。
【００１１】
また、本発明は、少なくとも、入射光量に基づく画素信号を出力する有効画素と、与えられた基準電圧の電圧値に基づく画素信号を出力するダミー画素とが行列状に配置された画素アレイと、前記画素アレイから出力される画素信号をアナログ・デジタル変換する複数のＡＤ変換回路と、少なくとも、前記ダミー画素の画素信号をnフレーム分読み出すように前記画素アレイの駆動を制御するとともに、前記ダミー画素に与える基準電圧を制御する制御部と、前記複数のＡＤ変換回路の非直線性を補正する補正式を算出する補正式算出部とを有し、前記制御部は、各々のフレームで、前記ダミー画素に、少なくとも、第1の基準電圧を与えて前記ダミー画素の画素信号を読み出し、第2の基準電圧を与えて前記ダミー画素の画素信号を読み出すように前記画素アレイの駆動および前記基準電圧を制御し、前記補正式算出部は、前記nフレーム分の前記ダミー画素の画素信号の内、少なくとも、前記第1の基準電圧が与えられたときに読み出された前記ダミー画素の画素信号をアナログ・デジタル変換した値と、前記第2の基準電圧が与えられたときに読み出された前記ダミー画素の画素信号をアナログ・デジタル変換した値とから前記補正式を算出することを特徴とする固体撮像装置である。
【００１２】
また、本発明の固体撮像装置は、前記補正式に基づいて、前記有効画素の画素信号をアナログ・デジタル変換した値を補正する補正部を有し、前記制御部はさらに、前記nフレーム分の前記ダミー画素の画素信号の読み出しが終了したフレームの次のフレームに読み出された前記有効画素の画素信号をアナログ・デジタル変換した値を補正するように前記補正部を制御することを特徴とする。
【００１３】
また、本発明の固体撮像装置において、前記複数のＡＤ変換回路の各々は、少なくとも、第1のパルス入力端子、パルス出力端子、及びアナログ信号入力端子、を有する複数の遅延素子を有し、前記複数の遅延素子の各々の前記第1のパルス入力端子は前記複数の遅延素子の対応する１つの前記パルス出力端子に接続され、前記第1のパルス入力端子に入力されたパルス信号を、前記アナログ信号入力端子に入力された画素信号に応じて遅延させて前記パルス出力端子から出力し、前記複数の遅延素子のいずれか１つは外部からパルス信号が入力される第2のパルス入力端子を有する遅延回路と、前記複数の遅延素子のいずれか１つから出力されるクロック信号を計数するカウンタ回路とを有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第1の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図２】本発明の第1の実施形態に係る固体撮像装置が備えるダミー画素の構成を示す回路図である。
【図３】本発明の第1の実施形態に係る固体撮像装置が備えるA/D変換器の構成を示す回路図である。
【図４】本発明の第1の実施形態に係る固体撮像装置が備えるA/D変換器の入出力特性を示すグラフである。
【図５】本発明の第1の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図６】本発明の第1の実施形態に係る固体撮像装置が備える画素アレイが出力する画素信号に基づく撮像画像を示す参考図である。
【図７】本発明の第2の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図８】本発明の第2の実施形態に係る固体撮像装置が備える画素アレイが出力する画素信号に基づく撮像画像を示す参考図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照し、本発明の実施形態を説明する。
【００１７】
（第1の実施形態）
まず、本発明の第1の実施形態を説明する。図1は、第1の実施形態に係る固体撮像装置の構成を示している。図1に示す固体撮像装置は、制御回路8と、基準電圧出力回路11と、画素アレイ3と、垂直走査回路4と、列回路5（列回路51, 列回路52, 列回路53, 列回路54, 列回路55, 列回路56）と、A/D変換器6（ADC61, ADC62, ADC63, ADC64, ADC65, ADC66）と、水平走査回路7と、補正式算出回路9と、補正回路10とから構成される。
【００１８】
制御回路8は、固体撮像装置を構成する各々の回路に対して各種制御信号を出力する。基準電圧出力回路11は、制御回路8から入力される電圧制御信号に基づく電圧値を有する基準電圧Vref1を出力する。画素アレイ3は、少なくとも光電変換素子（フォトダイオード）を有し、入射光量に応じた画素信号（アナログ信号）を出力する有効画素1と、基準電圧出力回路11から入力される基準電圧Vref1に応じた信号レベルを有する画素信号（アナログ信号）を出力するダミー画素2とが2次元の行列状（図示例では6行6列）に配置されてなる。
【００１９】
垂直走査回路4は、制御回路8から入力される垂直制御信号に応じて、画素アレイ3の行選択を行う。列回路5（列回路51, 列回路52, 列回路53, 列回路54, 列回路55, 列回路56）は、画素アレイ3の各画素列にそれぞれ配置され、画素アレイ3から読み出された画素信号を処理し、出力する。なお、列回路5には、CDS回路などが含まれる。A/D変換器6（ADC61, ADC62, ADC63, ADC64, ADC65, ADC66）は、画素アレイ3の各画素列にそれぞれ配置され、列回路51〜列回路56が処理して出力した画素信号をアナログ・デジタル変換し、撮像信号として保持する。
【００２０】
水平走査回路7は、制御回路8から入力される水平制御信号に応じて、ADC61〜ADC62が保持している撮像信号（A/D変換後のデジタル信号）を順次出力する。補正式算出回路9は、ダミー画素2が出力する画素信号に基づく撮像信号を複数フレーム分保持して、保持した撮像信号から、各々のA/D変換器6の非直線性を補正する補正式を算出する。補正回路10は、補正式算出回路9から入力される補正式に基づいて、有効画素1が出力する画素信号に基づく撮像信号を補正して出力する。
【００２１】
なお、図1に示す画素P11〜P66のPに続く最初の数字は行の番号、最後の数字は列の番号を表す。また、垂直走査回路4は、行選択信号φSLｎ（n=1,2,3,…,6）を所定期間“High”レベルにして、n行目の画素の画素信号を出力し、水平走査回路7は、列選択信号φHn（n=1,2,3,…,6）を所定期間“High”レベルにして、n列目のA/D変換器6が保持している撮像信号を出力する。
【００２２】
図2はダミー画素2の構成を示している。ダミー画素2は、所謂、フォトダイオードと、転送トランジスタTr1と、増幅トランジスタTr2と、リセットトランジスタTr3と、選択トランジスタTr4と、から構成される一般的な4トランジスタ構成の画素回路からフォトダイオードを取り除いた構成であり、転送トランジスタTr1の一端が、増幅トランジスタTr2のゲート端子に接続されるとともに、他の一端に基準電圧Vref1が印加されている。
【００２３】
図3はA/D変換器6の構成例を示している。A/D変換器6は、それぞれが各種ゲート回路からなる複数の遅延ユニット（例えば、NANDゲートと複数のINVゲート）をリング状に接続してなる遅延回路61と、遅延回路61内の1つの遅延ユニットから出力されるクロック信号を計数するカウンタ回路62とから構成される。
【００２４】
遅延回路61の各遅延ユニットは、パルスが入力されるパルス入力端子と、パルスを出力するパルス出力端子と、電源端子とを有する。パルス入力端子は前段の遅延ユニットのパルス出力端子に接続され、パルス出力端子は後段の遅延ユニットのパルス入力端子に接続されている。図3において最も右側にある最後段の遅延ユニットのパルス出力端子は、図3において最も左側にある初段の遅延ユニットのパルス入力端子に接続されており、各遅延ユニットはリング状に接続されている。各遅延ユニットは、パルス入力端子に入力されたパルスを遅延させてパルス出力端子から出力する。また、初段の遅延ユニットは、制御回路8からの入力パルスφPL1が入力される第2のパルス入力端子を有する。また、最後段の遅延ユニットのパルス出力端子はカウンタ回路62にも接続されており、最後段の遅延ユニットから出力されたクロック信号がカウンタ回路62に入力される。
【００２５】
各遅延ユニットには、アナログ・デジタル変換の対象となる入力信号（電圧）が、遅延ユニットの電源電圧として電源端子に供給される。この時、入力パルスφPL1として“High”レベルの信号が入力されると、入力パルスφPL1が、入力信号に応じた遅延時間を持って順次、各遅延ユニットを通過し、遅延回路61内を周回する。また、入力パルスφPL1を“Low”レベルにすることによって、入力パルスφPL1の遅延回路61内の周回が停止する。カウンタ回路62は、入力パルスφPL1が遅延回路61を周回した回数を計数する。入力パルスφPL1が遅延回路61内を周回しているとき、所定時間内に入力パルスφPL1が遅延回路61内を周回する回数は、遅延ユニットの遅延時間、すなわち、入力信号によって決まる。そのため、カウンタ回路62が計数した値が、入力信号に応じたアナログ・デジタル変換後のデジタル値となる。
【００２６】
なお、A/D変換器6の入出力特性は、通常、図4に示すように、理想的な入出力特性に対して凸状の特性となる。これは、遅延回路を構成しているNANDゲートやINVゲートの遅延時間が、電源電圧の変化に対して線形に変化しないためである。
【００２７】
また、入出力特性の非直線性を除去する方法として、A/D変換器6の入力電圧範囲の最大電圧Vmax、中間電圧Vmid、最小電圧Vminのアナログ・デジタル変換後のデジタル値から、入出力特性の近似式を算出し、算出した近似式を理想的な入出力特性に変換する変換式を補正式として用いて、入力信号に応じたデジタル値を補正する方法（例えば、特許文献2：特開2004-274157号公報）が提案されている。なお、補正式のより詳細な算出方法については、特許文献2に記載されているので説明を省略する。第1の実施形態では、特許文献2に記載の補正方法により、非直線性を補正する。なお、補正式については、特許文献2に記載の補正式に限るものでは無く、複数の基準電圧のアナログ・デジタル変換後のデジタル値から非直線性を補正することができるものであれば良い。
【００２８】
なお、ダミー画素2の構成は、図2に記載の構成に限るものではなく、入力される基準電圧Vref1に応じた信号レベルを有する画素信号を出力できる構成であれば良い。また、ダミー画素2の行数は、2行に限るものではなく、1行でも構わないし、3行以上でも構わない。また、ダミー画素2の配置は、画素アレイ3の上側に限るものではなく、画素アレイ3の下側に設けても構わないし、上側と下側の両方に設けても構わない。
【００２９】
次に、第1の実施形態に係る固体撮像装置の動作を、図5に示すタイミングチャートを用いて説明する。第1の実施形態に係る固体撮像装置では、制御回路8が出力する垂直同期信号φVSync1に同期して、1フレームの撮像信号の読み出しが行われる。また、図5（a）に示すように、フレーム毎に、基準電圧出力回路11が出力する基準電圧Vref1の値を順次切り換えて撮像信号が読み出される。基準電圧出力回路11が出力する基準電圧Vref1は、その電圧値がVrefmaxの時に最大電圧VmaxがA/D変換器6に入力され、基準電圧Vref1の電圧値がVrefmidの時に中間電圧VmidがA/D変換器6に入力され、基準電圧Vref1の電圧値がVrefminの時に最小電圧VminがA/D変換器6に入力されるように調整されている。制御回路8は、基準電圧出力回路11が出力する基準電圧Vref1がフレーム毎に上記の電圧値Vrefmax, Vrefmid, Vrefminとなるように電圧制御信号を出力する。
【００３０】
以下では、第1フレーム〜第9フレームに読み出される、3種類の基準電圧Vref1に応じた撮像信号の内、各々の基準電圧Vref1について3フレーム分の撮像信号から算出した補正式を用いて、第10フレームの撮像信号を補正する動作について説明する。
【００３１】
まず、第1フレームの動作について説明する。また、1フレーム期間を、ダミー画素2から基準電圧Vref1に応じた信号レベルを有する画素信号が出力されるダミー画素信号出力期間T1と、有効画素1から入射光量に応じた画素信号が出力される有効画素出力期間T2と、次のフレームの読み出しを開始するまでの垂直ブランキング期間T3と、に分けて説明する。
【００３２】
ダミー画素信号出力期間T1：
まず、垂直走査回路4は行選択信号φSL1を所定時間だけ“High”レベルにして1行目のダミー画素2（P11, P12, P13, P14, P15, P16）から、基準電圧Vref1（Vrefmax）に応じた信号レベルを有する画素信号を出力させる。列回路5は、ダミー画素2から出力される画素信号を処理して、A/D変換器6に出力する。
【００３３】
続いて、制御回路8は入力パルスφPL1を所定時間だけ“High”レベルにする。A/D変換器6（ADC61〜ADC66）は、列回路5が出力する処理後の画素信号をアナログ・デジタル変換する。
【００３４】
その後、水平走査回路7は列選択信号φH1〜φH6を順次、所定期間だけ“High”レベルにして、ADC61〜ADC66が保持している撮像信号（アナログ・デジタル変換後のデジタル値）を順次出力する。補正式算出回路9は、ADC61〜ADC66から順次出力される基準電圧Vref1(Vrefmax)に応じた撮像信号を保持する。補正回路10は、ADC61〜ADC66から順次出力される撮像信号を、そのまま出力する。
【００３５】
続いて、垂直走査回路4は行選択信号φSL2を所定時間だけ“High”レベルにして、ダミー画素2（P21, P22, P23, P24, P25, P26）から、基準電圧Vref1（Vrefmax）に応じた信号レベルを有する画素信号を出力させる。その後、1行目と同様の処理が行われ、基準電圧Vref1(Vrefmax)に応じた撮像信号が出力される。補正式算出回路9は、順次入力される撮像信号を保持する。以上の動作が、ダミー画素信号出力期間T1の動作である。
【００３６】
有効画素信号出力期間T2：
垂直走査回路4は行選択信号φSL3を所定時間だけ“High”レベルにして3行目の有効画素1（P31, P32, P33, P34, P35, P36）から、入射光量に応じた信号レベルを有する画素信号を出力させる。その後、ダミー画素信号出力期間T1と同様の処理が行われ、入射光量に応じた撮像信号が出力される。
【００３７】
補正式算出回路9は、有効画素1が出力する画素信号に基づく撮像信号を処理しない。第1〜第9フレームでは補正式が算出されていないので、補正回路10は、入力される撮像信号をそのまま出力する。なお、4行目〜6行目についても3行目と同様の動作が行われ、撮像信号が出力される。以上の動作が、有効画素信号出力期間T2の動作である。
【００３８】
垂直ブランキング期間T3：
第1〜第8フレームでは、特に処理が行われない。なお、補正式算出回路9は、第10フレームの撮像信号を補正するにあたり、第9フレームの垂直ブランキング期間T3で補正式を算出する。以上の動作が、垂直ブランキング期間T3の動作である。
【００３９】
第1フレームの後、第2フレーム〜第9フレームまで、固体撮像装置はフレーム毎に基準電圧Verf1を切り換えながら撮像信号を出力する。図6は、画素アレイ3から出力される画素信号に基づく撮像画像を示している。フレーム毎に基準電圧Vref1が切り換えられ、第1、第4、第7フレームでは基準電圧Vref1がVrefmaxとなり、第2、第5、第8フレームでは基準電圧Vref1がVrefmidとなり、第3、第6、第9フレームでは基準電圧Vref1がVrefminとなる。図6では、このような3種類の基準電圧Vref1に応じて、ダミー画素2が出力する画素信号に基づく撮像画像が異なっている様子が描かれている。
【００４０】
補正式算出回路9は、ダミー画素2が出力する画素信号に基づく撮像信号を保持している。また、第9フレームの垂直ブランキング期間T3において、補正式算出回路9は、基準電圧Vref1(Vrefmax)に応じた撮像信号（第1フレーム、第4フレーム、第7フレームで保持した撮像信号）を列毎に、3フレームにわたって加算平均した値と、基準電圧Vref1(Vrefmid)に応じた撮像信号（第2フレーム、第5フレーム、第8フレームで保持した撮像信号）を列毎に、3フレームにわたって加算平均した値と、基準電圧Vref1(Vrefmin)に応じた撮像信号（第3フレーム、第6フレーム、第9フレームで保持した撮像信号）を列毎に、3フレームにわたって加算平均した値とから、各々のA/D変換器6（ADC61〜ADC66）の非直線性を補正する式をそれぞれ算出する。
【００４１】
続いて、第10フレームの有効画素信号出力期間T2において、補正回路10は、A/D変換器6から順次出力される、有効画素1が出力する画素信号に基づく撮像信号を、補正式算出回路9から出力される補正式に基づいて補正して出力する。このようにして、第1の実施形態に係る固体撮像装置は、各々のA/D変換器6の非直線性を補正して、非直線性ばらつきが除去された撮像信号を出力する。
【００４２】
上述したように、第1の実施形態に係る固体撮像装置では、フレーム毎に基準電圧Verf1を切り換えながら、ダミー画素2から画素信号を読み出すことによって、複数の基準電圧に対応した撮像信号を得ることが可能となる。このため、ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる。したがって、固体撮像装置に小さいダミー画素領域を設けた場合でも、撮像信号の非直線性ばらつきを除去することができる。図2に示すA/D変換器6のように、非直線性が大きなA/D変換器を設けた場合、非直線性ばらつきが問題になるので、特に有効である。
【００４３】
また、第1の実施形態に係る固体撮像装置は、撮像信号に含まれる時間由来のランダムノイズの除去に有効である。時間由来のランダムノイズとは、時間的に連続する、ある範囲内では変化が小さいノイズ（例えば、周囲温度の変化に由来するノイズ）である。第1の実施形態に係る固体撮像装置では、第10フレームで有効画素1が出力する画素信号に基づく撮像信号を、直前の第1フレーム〜第9フレームでダミー画素2が出力する画素信号に基づく撮像信号から補正するので、時間由来のランダムノイズの影響を受けにくくなり、より精度良く非直線性ばらつきを除去することができる。
【００４４】
なお、第11フレームで有効画素1が出力する画素信号に基づく撮像信号については、第2フレーム〜第10フレームでダミー画素2が出力する画素信号に基づく撮像信号から、新たに補正式を算出して処理しても構わないし、既に算出した補正式で処理しても構わない。第12フレーム以降で有効画素1が出力する画素信号に基づく撮像信号についても同様に、新たに補正式を算出して処理しても構わないし、既に算出した補正式で処理しても構わない。
【００４５】
なお、基準電圧Vref1の電圧値は、Vrefmax, Vrefmid, Vrefminに限るものではなく、異なる3種類以上の電圧値であれば良い。
【００４６】
なお、補正方法は、3種類の基準電圧Vref1の電圧値に基づく撮像信号から算出した補正式で補正する方法（3点補正）に限るものではなく、非直線性をより精度良く補正するために、3種類より多く（例えば5種類）の基準電圧Vref1の電圧値に基づく撮像信号から算出した補正式で補正しても構わない。また、同一の撮像期間（連続してフレームを読み出している期間）に係り、常に同じ補正方法で補正する必要はなく、撮像期間の前半と後半で、3点補正と5点補正を切り換えるような動作をしても良い。
【００４７】
なお、3点補正で、基準電圧Vref1をフレーム毎に切り換える順番は、
Vrefmax → Vrefmid → Vrefmin → Vrefmax → Vrefmid → Vrefmin → ・・・（以下繰返し）
という順番に限るものではない。例えば、
Vrefmax → Vrefmid → Vrefmin → Vrefmid → ・・・（以下繰返し）
のように、フレーム間での基準電圧Vref1の変化幅が小さくなるように切り換えても構わないし、
Vrefmax → Vrefmin → Vrefmax → Vrefmin → Vrefmid → ・・・（以下繰返し）
のように、最大電圧Vmaxと最小電圧Vminの撮像信号を、中間電圧Vmidの撮像信号よりも多くのフレーム数分、読み出すように切り換えても構わない。
【００４８】
なお、Vrefmin < Vrefmidmin < Vrefmid < Vrefmidmax < Vrefmax（電圧値の小さいものから順に記載） の5種類の電圧値に基づく撮像信号から補正式を算出する場合でも、3点補正と同様に、基準電圧Vref1をフレーム毎に切り換える順番は、
Vrefmax → Vrefmidmax → Vrefmid → Vrefmidmin → Vrefmin → ・・・（以下繰返し）
に限るものではない。例えば、
Vrefmax → Vrefmidmax → Vrefmid → Vrefmidmin → Vrefmin → Vrefmidmin → Vrefmid → Vrefmidmax → ・・・（以下繰返し）
のように、フレーム間での基準電圧Vref1の変化幅が小さくなるように切り換えても構わないし、
Vrefmax → Vrefmid → Vrefmin → Vrefmax → Vrefmid → Vrefmin → Vrefmidmax → Vrefmidmin → ・・・（以下繰返し）
のように、最大電圧Vmaxと最小電圧Vminと中間電圧Vmidの撮像信号を、その他の電圧の撮像信号よりも多くのフレーム数分、読み出すように切り換えても構わない。
【００４９】
（第2の実施形態）
次に、本発明の第2の実施形態を説明する。第2の実施形態に係る固体撮像装置の構成は、第1の実施形態で説明した構成と同じなので、構成については説明を省略する。
【００５０】
図7に示すタイミングチャートを用いて、第2の実施形態に係る固体撮像装置の動作について説明する。なお、第1フレーム〜第3フレームに読み出される、3種類の基準電圧Vref1に応じた撮像信号の内、各々の基準電圧Vref1について3フレーム分の撮像信号から算出した補正式を用いて、第4フレームの撮像信号を補正する動作について説明する。
【００５１】
まず、第1フレームの動作について説明する。また、1フレーム期間を、ダミー画素2から基準電圧Vref1に応じた信号レベルを有する画素信号が出力されるダミー画素信号出力期間T11, T12, T13と、有効画素1から入射光量に応じた画素信号が出力される有効画素出力期間T2と、次のフレームの読み出しを開始するまでの垂直ブランキング期間T3とに分けて説明する。この内、有効画素出力期間T2の動作と、垂直ブランキング期間T3の動作については、第1の実施形態で説明した動作と同じなので、説明を省略する。また、制御回路8は、基準電圧出力回路11が、ダミー画素信号出力期間T11に基準電圧Vref1(Vrefmax)を出力し、ダミー画素信号出力期間T12に基準電圧Vref1(Vrefmid)を出力し、ダミー画素信号出力期間T13に基準電圧Vref1(Vrefmin)を出力するように電圧制御信号を出力する。
【００５２】
ダミー画素信号出力期間T11：
まず、基準電圧出力回路11が基準電圧Vref1(Vrefmax)を出力する。その後、垂直走査回路4は行選択信号φSL1を所定時間だけ“High”レベルにして1行目のダミー画素2（P11, P12, P13, P14, P15, P16）から、基準電圧Vref1（Vrefmax）に応じた信号レベルを有する画素信号を出力させる。その後、第1の実施形態と同様の動作が行われ、基準電圧Vref1（Vrefmax）に応じた撮像信号が出力される。
【００５３】
補正式算出回路9は、第1の実施形態と同様に、A/D変換器6から順次出力される撮像信号を保持する。補正回路10は、ダミー画素信号出力期間T11〜T13において、第1の実施形態と同様に、順次入力される撮像信号をそのまま出力する。
【００５４】
続いて、2行目についても1行目と同様の処理が行われ、基準電圧Vref1(Vrefmax)に応じた撮像信号が出力される。補正式算出回路9は入力された撮像信号を保持する。以上の動作が、ダミー画素信号出力期間T11の動作である。
【００５５】
ダミー画素信号出力期間T12：
基準電圧出力回路11が基準電圧Vref1(Vrefmid)を出力する。その後、ダミー画素信号出力期間T11と同様の処理が行われ、1行目、2行目のダミー画素2が出力する画素信号に基づく撮像信号が出力される。補正式算出回路9は順次入力される撮像信号を保持する。以上の動作が、ダミー画素信号出力期間T12の動作である。
【００５６】
ダミー画素信号出力期間T13：
基準電圧出力回路11が基準電圧Vref1(Vrefmin)を出力する。その後、ダミー画素信号出力期間T11と同様の処理が行われ、1行目、2行目のダミー画素2が出力する画素信号に基づく撮像信号が出力される。補正式算出回路9は順次入力される撮像信号を保持する。以上の動作が、ダミー画素信号出力期間T13の動作である。
【００５７】
続いて、有効画素信号出力期間T2、垂直ブランキング期間T3に、第1の実施形態と同様の処理が行われ、第1フレームの撮像信号が出力される。このようにして、第2の実施形態に係る固体撮像装置は、1フレーム内に、3種類の基準電圧Vref1に応じてダミー画素2が出力する画素信号に基づく撮像信号と、有効画素1が出力する画素信号に基づく撮像信号とを出力する。
【００５８】
その後、第2フレーム、第3フレームでも、第1フレームと同様の処理が行われ、撮像信号が出力される。図8は、画素アレイ3から出力される画素信号に基づく撮像画像を示している。1フレーム期間内で基準電圧Vref1がVrefmax, Vrefmid, Vrefminと切り換えられ、図8では、このような3種類の基準電圧Vref1に応じてダミー画素2が出力する3種類の画素信号に基づく撮像画像を含む撮像画像が描かれている。
【００５９】
補正式算出回路9は、ダミー画素2が出力する画素信号に基づく撮像信号を保持している。また、第3フレームの垂直ブランキング期間T3において、補正式算出回路9は、第1フレーム、第2フレーム、第3フレームで保持した、基準電圧Vref1(Vrefmax)に基づく撮像信号を列毎に、3フレームにわたって加算平均した値と、基準電圧Vref1(Vrefmid)に基づく撮像信号を列毎に、3フレームにわたって加算平均した値と、基準電圧Vref1(Vrefmin)に基づく撮像信号を列毎に、3フレームにわたって加算平均した値と、から、各々のA/D変換器6（ADC61〜ADC66）の非直線性を補正する補正式をそれぞれ算出する。
【００６０】
続いて、第4フレームの有効画素信号出力期間T2において、補正回路10は、A/D変換器6から順次出力される、有効画素1が出力する画素信号に基づく撮像信号を、補正式算出回路9から出力される補正式に基づいて補正して出力する。このようにして、第2の実施形態に係る固体撮像装置は、各々のA/D変換器6の非直線性を補正して、非直線性ばらつきが除去された撮像信号を出力する。
【００６１】
上述したように、第2の実施形態に係る固体撮像装置でも、
1フレーム内で基準電圧Verf1を切り換えながら、ダミー画素2から画素信号を読み出すことによって、複数の基準電圧に対応した撮像信号を得ることが可能となる。このため、ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる。したがって、固体撮像装置に小さいダミー画素領域を設けた場合でも、撮像信号の非直線性ばらつきを除去することができる。更に、第2の実施形態では、1フレーム内に、3種類の基準電圧Vref1に応じた撮像信号を出力できるので、第1の実施形態に係る固体撮像装置よりも少ないフレーム数で、同数の撮像信号を加算平均することができる。
【００６２】
なお、基準電圧Vref1の電圧値は、Vrefmax, Vrefmid, Vrefminに限るものではなく、異なる3種類以上の電圧値であれば良い。補正方法についても、3点補正、5点補正等のいずれを用いてもよい。また、同一の撮像期間（連続してフレームを読み出している期間）に係り、常に同じ補正方法で補正する必要はなく、撮像期間の前半と後半で、3点補正と5点補正を切り換えるような動作をしても良い。
【００６３】
なお、3点補正で、1フレーム内で基準電圧Vref1を切り換える順番は、
Vrefmax → Vrefmid → Vrefmin
という順番に限るものではなく、
Vrefmin → Vrefmid → Vrefmax
のように、電圧値が低い順に切り換えても構わない。
【００６４】
また、フレーム毎に、基準電圧Vref1を切り換える順番を変更しても良く、
第1フレームで、
Vrefmax → Vrefmid → Vrefmin
第2フレームで、
Vrefmin → Vrefmid → Vrefmax
のように、フレーム間での基準電圧Vref1の変化幅が小さくなるように切り換えても構わない。
【００６５】
また、5点補正でも、3点補正の場合と同様に、1フレーム内で基準電圧Vref1を切り換える順番は、
Vrefmax → Vrefmidmax → Vrefmid → Vrefmidmin → Vrefmin
という順番に限るものではなく、
Vrefmin → Vrefmidmin → Vrefmid → Vrefmidmax → Vrefmax
のように、電圧値が低い順に切り換えても構わない。
【００６６】
また、フレーム毎に、基準電圧Vref1を切り換える順番を変更しても良く、
第1フレームで、
Vrefmax → Vrefmidmax → Vrefmid → Vrefmidmin → Vrefmin
第2フレームで、
Vrefmin → Vrefmidmin → Vrefmid → Vrefmidmax → Vrefmax
のように、フレーム間での基準電圧Vref1の変化幅が小さくなるように切り換えても構わない。
【００６７】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【００６８】
3・・・画素アレイ、4・・・垂直走査回路、5・・・列回路、6・・・A/D変換器（ＡＤ変換回路）、7・・・水平走査回路、8制御回路（制御部）、9・・・補正式算出回路（補正式算出部）、10・・・補正回路（補正部）、11・・・基準電圧出力回路、61・・・遅延回路、62・・・カウンタ回路
【技術分野】
【０００１】
本発明は、デジタルカメラ、デジタルビデオカメラや内視鏡等に使用される固体撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルカメラ、デジタルビデオカメラや内視鏡では、さらなる小型化、多画素化、高速撮像などが要求されている。また、多くの画素から得られる画素信号を高速に処理するために単純に駆動周波数を上げることは、消費電力やノイズが増加するので好ましくない。そのため、画素が2次元に配置された画素アレイから画素信号を並列に読み出して処理することで、低い駆動周波数で多くの画素信号を処理する方法が提案されている。
【０００３】
しかし、画素信号を並列に読み出して処理する方法では、製造ばらつきなどにより、各々の読出し経路に入出力特性のばらつきが生じ、出力画像にスジ上の固定パターンノイズが発生するという問題がある。これに対して、画素アレイ内に、入射光量に応じた画素信号を出力する有効画素領域とは別に、基準信号（定電圧）を出力するダミー画素領域を設けた構成が開示されている（例えば、特許文献1参照）。
【０００４】
特許文献1で提案されている構成では、ダミー画素が出力する基準信号に基づく撮像信号（デジタル信号）の平均値（基準信号平均値）を算出し、その後、各々の読み出し経路について、基準信号平均値と、各々の読み出し経路から出力される基準信号に基づく撮像信号との差分値を加算平均した値を保持する。続いて、有効画素の画素信号に基づく撮像信号に対して、保持しておいた差分値を加算することで、オフセットばらつきに起因した固定パターンノイズを除去する。
【０００５】
更に、特許文献1では、差分値を複数フレームにわたって加算平均する方法についても提案されている。固定パターンノイズを精度良く除去するには、より多くの加算平均をとり、基準信号に基づく撮像信号に含まれるランダムノイズを低減する必要がある。そのため、より大きなダミー画素領域が必要となるが、このことは、高速撮像では不利に働いてしまう。そこで、特許文献1では、複数フレームにわたって差分値を加算することで、ダミー画素領域を大きくすることなく、多くの加算平均をとっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第4144517号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、読出し経路の入出力特性のばらつきは、大きく分類すると、オフセットばらつき、ゲインばらつき、非直線性ばらつきの3つに分類することができる。一般的に、デジタル処理によってゲインばらつきや非直線性ばらつきを除去するためには、複数の基準信号に基づく撮像信号が必要となる。特に、非直線性ばらつきを除去するためには、信号値の異なる少なくとも3種類の基準信号が必要となる。しかし、特許文献1では、1種類の基準信号に基づく撮像信号しか出力できないので、ゲインばらつきや非直線性ばらつきを除去するために使用する補正式を算出することができない。
【０００８】
また、複数の基準信号に基づく撮像信号を出力する場合、複数の異なる基準信号を出力するダミー画素領域を設ける方法などが考えられるが、このことは小型化に不利に働いてしまう。このように、従来技術では、ダミー画素領域を大きくすることなく、非直線性ばらつきを除去するための補正式を算出することが困難であるという技術的課題がある。
【０００９】
本発明は、上述した課題に鑑みてなされたものであって、ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記の課題を解決するためになされたもので、少なくとも、入射光量に基づく画素信号を出力する有効画素と、与えられた基準電圧の電圧値に基づく画素信号を出力するダミー画素とが行列状に配置された画素アレイと、前記画素アレイから出力される画素信号をアナログ・デジタル変換する複数のＡＤ変換回路と、少なくとも、前記ダミー画素の画素信号をnフレーム（n ≧ i + j）分読み出すように前記画素アレイの駆動を制御するとともに、前記ダミー画素に与える基準電圧を制御する制御部と、前記複数のＡＤ変換回路の非直線性を補正する補正式を算出する補正式算出部とを有し、前記制御部は、前記ダミー画素に、少なくとも、第1の基準電圧を与えてiフレーム分の前記ダミー画素の画素信号を読み出し、第2の基準電圧を与えてjフレーム分の前記ダミー画素の画素信号を読み出すように前記画素アレイの駆動および前記基準電圧を制御し、前記補正式算出部は、少なくとも、前記第1の基準電圧が与えられたときに読み出されたiフレーム分の前記ダミー画素の画素信号をアナログ・デジタル変換した値と、前記第2の基準電圧が与えられたときに読み出されたjフレーム分の前記ダミー画素の画素信号をアナログ・デジタル変換した値とから前記補正式を算出することを特徴とする固体撮像装置である。
【００１１】
また、本発明は、少なくとも、入射光量に基づく画素信号を出力する有効画素と、与えられた基準電圧の電圧値に基づく画素信号を出力するダミー画素とが行列状に配置された画素アレイと、前記画素アレイから出力される画素信号をアナログ・デジタル変換する複数のＡＤ変換回路と、少なくとも、前記ダミー画素の画素信号をnフレーム分読み出すように前記画素アレイの駆動を制御するとともに、前記ダミー画素に与える基準電圧を制御する制御部と、前記複数のＡＤ変換回路の非直線性を補正する補正式を算出する補正式算出部とを有し、前記制御部は、各々のフレームで、前記ダミー画素に、少なくとも、第1の基準電圧を与えて前記ダミー画素の画素信号を読み出し、第2の基準電圧を与えて前記ダミー画素の画素信号を読み出すように前記画素アレイの駆動および前記基準電圧を制御し、前記補正式算出部は、前記nフレーム分の前記ダミー画素の画素信号の内、少なくとも、前記第1の基準電圧が与えられたときに読み出された前記ダミー画素の画素信号をアナログ・デジタル変換した値と、前記第2の基準電圧が与えられたときに読み出された前記ダミー画素の画素信号をアナログ・デジタル変換した値とから前記補正式を算出することを特徴とする固体撮像装置である。
【００１２】
また、本発明の固体撮像装置は、前記補正式に基づいて、前記有効画素の画素信号をアナログ・デジタル変換した値を補正する補正部を有し、前記制御部はさらに、前記nフレーム分の前記ダミー画素の画素信号の読み出しが終了したフレームの次のフレームに読み出された前記有効画素の画素信号をアナログ・デジタル変換した値を補正するように前記補正部を制御することを特徴とする。
【００１３】
また、本発明の固体撮像装置において、前記複数のＡＤ変換回路の各々は、少なくとも、第1のパルス入力端子、パルス出力端子、及びアナログ信号入力端子、を有する複数の遅延素子を有し、前記複数の遅延素子の各々の前記第1のパルス入力端子は前記複数の遅延素子の対応する１つの前記パルス出力端子に接続され、前記第1のパルス入力端子に入力されたパルス信号を、前記アナログ信号入力端子に入力された画素信号に応じて遅延させて前記パルス出力端子から出力し、前記複数の遅延素子のいずれか１つは外部からパルス信号が入力される第2のパルス入力端子を有する遅延回路と、前記複数の遅延素子のいずれか１つから出力されるクロック信号を計数するカウンタ回路とを有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第1の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図２】本発明の第1の実施形態に係る固体撮像装置が備えるダミー画素の構成を示す回路図である。
【図３】本発明の第1の実施形態に係る固体撮像装置が備えるA/D変換器の構成を示す回路図である。
【図４】本発明の第1の実施形態に係る固体撮像装置が備えるA/D変換器の入出力特性を示すグラフである。
【図５】本発明の第1の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図６】本発明の第1の実施形態に係る固体撮像装置が備える画素アレイが出力する画素信号に基づく撮像画像を示す参考図である。
【図７】本発明の第2の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図８】本発明の第2の実施形態に係る固体撮像装置が備える画素アレイが出力する画素信号に基づく撮像画像を示す参考図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照し、本発明の実施形態を説明する。
【００１７】
（第1の実施形態）
まず、本発明の第1の実施形態を説明する。図1は、第1の実施形態に係る固体撮像装置の構成を示している。図1に示す固体撮像装置は、制御回路8と、基準電圧出力回路11と、画素アレイ3と、垂直走査回路4と、列回路5（列回路51, 列回路52, 列回路53, 列回路54, 列回路55, 列回路56）と、A/D変換器6（ADC61, ADC62, ADC63, ADC64, ADC65, ADC66）と、水平走査回路7と、補正式算出回路9と、補正回路10とから構成される。
【００１８】
制御回路8は、固体撮像装置を構成する各々の回路に対して各種制御信号を出力する。基準電圧出力回路11は、制御回路8から入力される電圧制御信号に基づく電圧値を有する基準電圧Vref1を出力する。画素アレイ3は、少なくとも光電変換素子（フォトダイオード）を有し、入射光量に応じた画素信号（アナログ信号）を出力する有効画素1と、基準電圧出力回路11から入力される基準電圧Vref1に応じた信号レベルを有する画素信号（アナログ信号）を出力するダミー画素2とが2次元の行列状（図示例では6行6列）に配置されてなる。
【００１９】
垂直走査回路4は、制御回路8から入力される垂直制御信号に応じて、画素アレイ3の行選択を行う。列回路5（列回路51, 列回路52, 列回路53, 列回路54, 列回路55, 列回路56）は、画素アレイ3の各画素列にそれぞれ配置され、画素アレイ3から読み出された画素信号を処理し、出力する。なお、列回路5には、CDS回路などが含まれる。A/D変換器6（ADC61, ADC62, ADC63, ADC64, ADC65, ADC66）は、画素アレイ3の各画素列にそれぞれ配置され、列回路51〜列回路56が処理して出力した画素信号をアナログ・デジタル変換し、撮像信号として保持する。
【００２０】
水平走査回路7は、制御回路8から入力される水平制御信号に応じて、ADC61〜ADC62が保持している撮像信号（A/D変換後のデジタル信号）を順次出力する。補正式算出回路9は、ダミー画素2が出力する画素信号に基づく撮像信号を複数フレーム分保持して、保持した撮像信号から、各々のA/D変換器6の非直線性を補正する補正式を算出する。補正回路10は、補正式算出回路9から入力される補正式に基づいて、有効画素1が出力する画素信号に基づく撮像信号を補正して出力する。
【００２１】
なお、図1に示す画素P11〜P66のPに続く最初の数字は行の番号、最後の数字は列の番号を表す。また、垂直走査回路4は、行選択信号φSLｎ（n=1,2,3,…,6）を所定期間“High”レベルにして、n行目の画素の画素信号を出力し、水平走査回路7は、列選択信号φHn（n=1,2,3,…,6）を所定期間“High”レベルにして、n列目のA/D変換器6が保持している撮像信号を出力する。
【００２２】
図2はダミー画素2の構成を示している。ダミー画素2は、所謂、フォトダイオードと、転送トランジスタTr1と、増幅トランジスタTr2と、リセットトランジスタTr3と、選択トランジスタTr4と、から構成される一般的な4トランジスタ構成の画素回路からフォトダイオードを取り除いた構成であり、転送トランジスタTr1の一端が、増幅トランジスタTr2のゲート端子に接続されるとともに、他の一端に基準電圧Vref1が印加されている。
【００２３】
図3はA/D変換器6の構成例を示している。A/D変換器6は、それぞれが各種ゲート回路からなる複数の遅延ユニット（例えば、NANDゲートと複数のINVゲート）をリング状に接続してなる遅延回路61と、遅延回路61内の1つの遅延ユニットから出力されるクロック信号を計数するカウンタ回路62とから構成される。
【００２４】
遅延回路61の各遅延ユニットは、パルスが入力されるパルス入力端子と、パルスを出力するパルス出力端子と、電源端子とを有する。パルス入力端子は前段の遅延ユニットのパルス出力端子に接続され、パルス出力端子は後段の遅延ユニットのパルス入力端子に接続されている。図3において最も右側にある最後段の遅延ユニットのパルス出力端子は、図3において最も左側にある初段の遅延ユニットのパルス入力端子に接続されており、各遅延ユニットはリング状に接続されている。各遅延ユニットは、パルス入力端子に入力されたパルスを遅延させてパルス出力端子から出力する。また、初段の遅延ユニットは、制御回路8からの入力パルスφPL1が入力される第2のパルス入力端子を有する。また、最後段の遅延ユニットのパルス出力端子はカウンタ回路62にも接続されており、最後段の遅延ユニットから出力されたクロック信号がカウンタ回路62に入力される。
【００２５】
各遅延ユニットには、アナログ・デジタル変換の対象となる入力信号（電圧）が、遅延ユニットの電源電圧として電源端子に供給される。この時、入力パルスφPL1として“High”レベルの信号が入力されると、入力パルスφPL1が、入力信号に応じた遅延時間を持って順次、各遅延ユニットを通過し、遅延回路61内を周回する。また、入力パルスφPL1を“Low”レベルにすることによって、入力パルスφPL1の遅延回路61内の周回が停止する。カウンタ回路62は、入力パルスφPL1が遅延回路61を周回した回数を計数する。入力パルスφPL1が遅延回路61内を周回しているとき、所定時間内に入力パルスφPL1が遅延回路61内を周回する回数は、遅延ユニットの遅延時間、すなわち、入力信号によって決まる。そのため、カウンタ回路62が計数した値が、入力信号に応じたアナログ・デジタル変換後のデジタル値となる。
【００２６】
なお、A/D変換器6の入出力特性は、通常、図4に示すように、理想的な入出力特性に対して凸状の特性となる。これは、遅延回路を構成しているNANDゲートやINVゲートの遅延時間が、電源電圧の変化に対して線形に変化しないためである。
【００２７】
また、入出力特性の非直線性を除去する方法として、A/D変換器6の入力電圧範囲の最大電圧Vmax、中間電圧Vmid、最小電圧Vminのアナログ・デジタル変換後のデジタル値から、入出力特性の近似式を算出し、算出した近似式を理想的な入出力特性に変換する変換式を補正式として用いて、入力信号に応じたデジタル値を補正する方法（例えば、特許文献2：特開2004-274157号公報）が提案されている。なお、補正式のより詳細な算出方法については、特許文献2に記載されているので説明を省略する。第1の実施形態では、特許文献2に記載の補正方法により、非直線性を補正する。なお、補正式については、特許文献2に記載の補正式に限るものでは無く、複数の基準電圧のアナログ・デジタル変換後のデジタル値から非直線性を補正することができるものであれば良い。
【００２８】
なお、ダミー画素2の構成は、図2に記載の構成に限るものではなく、入力される基準電圧Vref1に応じた信号レベルを有する画素信号を出力できる構成であれば良い。また、ダミー画素2の行数は、2行に限るものではなく、1行でも構わないし、3行以上でも構わない。また、ダミー画素2の配置は、画素アレイ3の上側に限るものではなく、画素アレイ3の下側に設けても構わないし、上側と下側の両方に設けても構わない。
【００２９】
次に、第1の実施形態に係る固体撮像装置の動作を、図5に示すタイミングチャートを用いて説明する。第1の実施形態に係る固体撮像装置では、制御回路8が出力する垂直同期信号φVSync1に同期して、1フレームの撮像信号の読み出しが行われる。また、図5（a）に示すように、フレーム毎に、基準電圧出力回路11が出力する基準電圧Vref1の値を順次切り換えて撮像信号が読み出される。基準電圧出力回路11が出力する基準電圧Vref1は、その電圧値がVrefmaxの時に最大電圧VmaxがA/D変換器6に入力され、基準電圧Vref1の電圧値がVrefmidの時に中間電圧VmidがA/D変換器6に入力され、基準電圧Vref1の電圧値がVrefminの時に最小電圧VminがA/D変換器6に入力されるように調整されている。制御回路8は、基準電圧出力回路11が出力する基準電圧Vref1がフレーム毎に上記の電圧値Vrefmax, Vrefmid, Vrefminとなるように電圧制御信号を出力する。
【００３０】
以下では、第1フレーム〜第9フレームに読み出される、3種類の基準電圧Vref1に応じた撮像信号の内、各々の基準電圧Vref1について3フレーム分の撮像信号から算出した補正式を用いて、第10フレームの撮像信号を補正する動作について説明する。
【００３１】
まず、第1フレームの動作について説明する。また、1フレーム期間を、ダミー画素2から基準電圧Vref1に応じた信号レベルを有する画素信号が出力されるダミー画素信号出力期間T1と、有効画素1から入射光量に応じた画素信号が出力される有効画素出力期間T2と、次のフレームの読み出しを開始するまでの垂直ブランキング期間T3と、に分けて説明する。
【００３２】
ダミー画素信号出力期間T1：
まず、垂直走査回路4は行選択信号φSL1を所定時間だけ“High”レベルにして1行目のダミー画素2（P11, P12, P13, P14, P15, P16）から、基準電圧Vref1（Vrefmax）に応じた信号レベルを有する画素信号を出力させる。列回路5は、ダミー画素2から出力される画素信号を処理して、A/D変換器6に出力する。
【００３３】
続いて、制御回路8は入力パルスφPL1を所定時間だけ“High”レベルにする。A/D変換器6（ADC61〜ADC66）は、列回路5が出力する処理後の画素信号をアナログ・デジタル変換する。
【００３４】
その後、水平走査回路7は列選択信号φH1〜φH6を順次、所定期間だけ“High”レベルにして、ADC61〜ADC66が保持している撮像信号（アナログ・デジタル変換後のデジタル値）を順次出力する。補正式算出回路9は、ADC61〜ADC66から順次出力される基準電圧Vref1(Vrefmax)に応じた撮像信号を保持する。補正回路10は、ADC61〜ADC66から順次出力される撮像信号を、そのまま出力する。
【００３５】
続いて、垂直走査回路4は行選択信号φSL2を所定時間だけ“High”レベルにして、ダミー画素2（P21, P22, P23, P24, P25, P26）から、基準電圧Vref1（Vrefmax）に応じた信号レベルを有する画素信号を出力させる。その後、1行目と同様の処理が行われ、基準電圧Vref1(Vrefmax)に応じた撮像信号が出力される。補正式算出回路9は、順次入力される撮像信号を保持する。以上の動作が、ダミー画素信号出力期間T1の動作である。
【００３６】
有効画素信号出力期間T2：
垂直走査回路4は行選択信号φSL3を所定時間だけ“High”レベルにして3行目の有効画素1（P31, P32, P33, P34, P35, P36）から、入射光量に応じた信号レベルを有する画素信号を出力させる。その後、ダミー画素信号出力期間T1と同様の処理が行われ、入射光量に応じた撮像信号が出力される。
【００３７】
補正式算出回路9は、有効画素1が出力する画素信号に基づく撮像信号を処理しない。第1〜第9フレームでは補正式が算出されていないので、補正回路10は、入力される撮像信号をそのまま出力する。なお、4行目〜6行目についても3行目と同様の動作が行われ、撮像信号が出力される。以上の動作が、有効画素信号出力期間T2の動作である。
【００３８】
垂直ブランキング期間T3：
第1〜第8フレームでは、特に処理が行われない。なお、補正式算出回路9は、第10フレームの撮像信号を補正するにあたり、第9フレームの垂直ブランキング期間T3で補正式を算出する。以上の動作が、垂直ブランキング期間T3の動作である。
【００３９】
第1フレームの後、第2フレーム〜第9フレームまで、固体撮像装置はフレーム毎に基準電圧Verf1を切り換えながら撮像信号を出力する。図6は、画素アレイ3から出力される画素信号に基づく撮像画像を示している。フレーム毎に基準電圧Vref1が切り換えられ、第1、第4、第7フレームでは基準電圧Vref1がVrefmaxとなり、第2、第5、第8フレームでは基準電圧Vref1がVrefmidとなり、第3、第6、第9フレームでは基準電圧Vref1がVrefminとなる。図6では、このような3種類の基準電圧Vref1に応じて、ダミー画素2が出力する画素信号に基づく撮像画像が異なっている様子が描かれている。
【００４０】
補正式算出回路9は、ダミー画素2が出力する画素信号に基づく撮像信号を保持している。また、第9フレームの垂直ブランキング期間T3において、補正式算出回路9は、基準電圧Vref1(Vrefmax)に応じた撮像信号（第1フレーム、第4フレーム、第7フレームで保持した撮像信号）を列毎に、3フレームにわたって加算平均した値と、基準電圧Vref1(Vrefmid)に応じた撮像信号（第2フレーム、第5フレーム、第8フレームで保持した撮像信号）を列毎に、3フレームにわたって加算平均した値と、基準電圧Vref1(Vrefmin)に応じた撮像信号（第3フレーム、第6フレーム、第9フレームで保持した撮像信号）を列毎に、3フレームにわたって加算平均した値とから、各々のA/D変換器6（ADC61〜ADC66）の非直線性を補正する式をそれぞれ算出する。
【００４１】
続いて、第10フレームの有効画素信号出力期間T2において、補正回路10は、A/D変換器6から順次出力される、有効画素1が出力する画素信号に基づく撮像信号を、補正式算出回路9から出力される補正式に基づいて補正して出力する。このようにして、第1の実施形態に係る固体撮像装置は、各々のA/D変換器6の非直線性を補正して、非直線性ばらつきが除去された撮像信号を出力する。
【００４２】
上述したように、第1の実施形態に係る固体撮像装置では、フレーム毎に基準電圧Verf1を切り換えながら、ダミー画素2から画素信号を読み出すことによって、複数の基準電圧に対応した撮像信号を得ることが可能となる。このため、ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる。したがって、固体撮像装置に小さいダミー画素領域を設けた場合でも、撮像信号の非直線性ばらつきを除去することができる。図2に示すA/D変換器6のように、非直線性が大きなA/D変換器を設けた場合、非直線性ばらつきが問題になるので、特に有効である。
【００４３】
また、第1の実施形態に係る固体撮像装置は、撮像信号に含まれる時間由来のランダムノイズの除去に有効である。時間由来のランダムノイズとは、時間的に連続する、ある範囲内では変化が小さいノイズ（例えば、周囲温度の変化に由来するノイズ）である。第1の実施形態に係る固体撮像装置では、第10フレームで有効画素1が出力する画素信号に基づく撮像信号を、直前の第1フレーム〜第9フレームでダミー画素2が出力する画素信号に基づく撮像信号から補正するので、時間由来のランダムノイズの影響を受けにくくなり、より精度良く非直線性ばらつきを除去することができる。
【００４４】
なお、第11フレームで有効画素1が出力する画素信号に基づく撮像信号については、第2フレーム〜第10フレームでダミー画素2が出力する画素信号に基づく撮像信号から、新たに補正式を算出して処理しても構わないし、既に算出した補正式で処理しても構わない。第12フレーム以降で有効画素1が出力する画素信号に基づく撮像信号についても同様に、新たに補正式を算出して処理しても構わないし、既に算出した補正式で処理しても構わない。
【００４５】
なお、基準電圧Vref1の電圧値は、Vrefmax, Vrefmid, Vrefminに限るものではなく、異なる3種類以上の電圧値であれば良い。
【００４６】
なお、補正方法は、3種類の基準電圧Vref1の電圧値に基づく撮像信号から算出した補正式で補正する方法（3点補正）に限るものではなく、非直線性をより精度良く補正するために、3種類より多く（例えば5種類）の基準電圧Vref1の電圧値に基づく撮像信号から算出した補正式で補正しても構わない。また、同一の撮像期間（連続してフレームを読み出している期間）に係り、常に同じ補正方法で補正する必要はなく、撮像期間の前半と後半で、3点補正と5点補正を切り換えるような動作をしても良い。
【００４７】
なお、3点補正で、基準電圧Vref1をフレーム毎に切り換える順番は、
Vrefmax → Vrefmid → Vrefmin → Vrefmax → Vrefmid → Vrefmin → ・・・（以下繰返し）
という順番に限るものではない。例えば、
Vrefmax → Vrefmid → Vrefmin → Vrefmid → ・・・（以下繰返し）
のように、フレーム間での基準電圧Vref1の変化幅が小さくなるように切り換えても構わないし、
Vrefmax → Vrefmin → Vrefmax → Vrefmin → Vrefmid → ・・・（以下繰返し）
のように、最大電圧Vmaxと最小電圧Vminの撮像信号を、中間電圧Vmidの撮像信号よりも多くのフレーム数分、読み出すように切り換えても構わない。
【００４８】
なお、Vrefmin < Vrefmidmin < Vrefmid < Vrefmidmax < Vrefmax（電圧値の小さいものから順に記載） の5種類の電圧値に基づく撮像信号から補正式を算出する場合でも、3点補正と同様に、基準電圧Vref1をフレーム毎に切り換える順番は、
Vrefmax → Vrefmidmax → Vrefmid → Vrefmidmin → Vrefmin → ・・・（以下繰返し）
に限るものではない。例えば、
Vrefmax → Vrefmidmax → Vrefmid → Vrefmidmin → Vrefmin → Vrefmidmin → Vrefmid → Vrefmidmax → ・・・（以下繰返し）
のように、フレーム間での基準電圧Vref1の変化幅が小さくなるように切り換えても構わないし、
Vrefmax → Vrefmid → Vrefmin → Vrefmax → Vrefmid → Vrefmin → Vrefmidmax → Vrefmidmin → ・・・（以下繰返し）
のように、最大電圧Vmaxと最小電圧Vminと中間電圧Vmidの撮像信号を、その他の電圧の撮像信号よりも多くのフレーム数分、読み出すように切り換えても構わない。
【００４９】
（第2の実施形態）
次に、本発明の第2の実施形態を説明する。第2の実施形態に係る固体撮像装置の構成は、第1の実施形態で説明した構成と同じなので、構成については説明を省略する。
【００５０】
図7に示すタイミングチャートを用いて、第2の実施形態に係る固体撮像装置の動作について説明する。なお、第1フレーム〜第3フレームに読み出される、3種類の基準電圧Vref1に応じた撮像信号の内、各々の基準電圧Vref1について3フレーム分の撮像信号から算出した補正式を用いて、第4フレームの撮像信号を補正する動作について説明する。
【００５１】
まず、第1フレームの動作について説明する。また、1フレーム期間を、ダミー画素2から基準電圧Vref1に応じた信号レベルを有する画素信号が出力されるダミー画素信号出力期間T11, T12, T13と、有効画素1から入射光量に応じた画素信号が出力される有効画素出力期間T2と、次のフレームの読み出しを開始するまでの垂直ブランキング期間T3とに分けて説明する。この内、有効画素出力期間T2の動作と、垂直ブランキング期間T3の動作については、第1の実施形態で説明した動作と同じなので、説明を省略する。また、制御回路8は、基準電圧出力回路11が、ダミー画素信号出力期間T11に基準電圧Vref1(Vrefmax)を出力し、ダミー画素信号出力期間T12に基準電圧Vref1(Vrefmid)を出力し、ダミー画素信号出力期間T13に基準電圧Vref1(Vrefmin)を出力するように電圧制御信号を出力する。
【００５２】
ダミー画素信号出力期間T11：
まず、基準電圧出力回路11が基準電圧Vref1(Vrefmax)を出力する。その後、垂直走査回路4は行選択信号φSL1を所定時間だけ“High”レベルにして1行目のダミー画素2（P11, P12, P13, P14, P15, P16）から、基準電圧Vref1（Vrefmax）に応じた信号レベルを有する画素信号を出力させる。その後、第1の実施形態と同様の動作が行われ、基準電圧Vref1（Vrefmax）に応じた撮像信号が出力される。
【００５３】
補正式算出回路9は、第1の実施形態と同様に、A/D変換器6から順次出力される撮像信号を保持する。補正回路10は、ダミー画素信号出力期間T11〜T13において、第1の実施形態と同様に、順次入力される撮像信号をそのまま出力する。
【００５４】
続いて、2行目についても1行目と同様の処理が行われ、基準電圧Vref1(Vrefmax)に応じた撮像信号が出力される。補正式算出回路9は入力された撮像信号を保持する。以上の動作が、ダミー画素信号出力期間T11の動作である。
【００５５】
ダミー画素信号出力期間T12：
基準電圧出力回路11が基準電圧Vref1(Vrefmid)を出力する。その後、ダミー画素信号出力期間T11と同様の処理が行われ、1行目、2行目のダミー画素2が出力する画素信号に基づく撮像信号が出力される。補正式算出回路9は順次入力される撮像信号を保持する。以上の動作が、ダミー画素信号出力期間T12の動作である。
【００５６】
ダミー画素信号出力期間T13：
基準電圧出力回路11が基準電圧Vref1(Vrefmin)を出力する。その後、ダミー画素信号出力期間T11と同様の処理が行われ、1行目、2行目のダミー画素2が出力する画素信号に基づく撮像信号が出力される。補正式算出回路9は順次入力される撮像信号を保持する。以上の動作が、ダミー画素信号出力期間T13の動作である。
【００５７】
続いて、有効画素信号出力期間T2、垂直ブランキング期間T3に、第1の実施形態と同様の処理が行われ、第1フレームの撮像信号が出力される。このようにして、第2の実施形態に係る固体撮像装置は、1フレーム内に、3種類の基準電圧Vref1に応じてダミー画素2が出力する画素信号に基づく撮像信号と、有効画素1が出力する画素信号に基づく撮像信号とを出力する。
【００５８】
その後、第2フレーム、第3フレームでも、第1フレームと同様の処理が行われ、撮像信号が出力される。図8は、画素アレイ3から出力される画素信号に基づく撮像画像を示している。1フレーム期間内で基準電圧Vref1がVrefmax, Vrefmid, Vrefminと切り換えられ、図8では、このような3種類の基準電圧Vref1に応じてダミー画素2が出力する3種類の画素信号に基づく撮像画像を含む撮像画像が描かれている。
【００５９】
補正式算出回路9は、ダミー画素2が出力する画素信号に基づく撮像信号を保持している。また、第3フレームの垂直ブランキング期間T3において、補正式算出回路9は、第1フレーム、第2フレーム、第3フレームで保持した、基準電圧Vref1(Vrefmax)に基づく撮像信号を列毎に、3フレームにわたって加算平均した値と、基準電圧Vref1(Vrefmid)に基づく撮像信号を列毎に、3フレームにわたって加算平均した値と、基準電圧Vref1(Vrefmin)に基づく撮像信号を列毎に、3フレームにわたって加算平均した値と、から、各々のA/D変換器6（ADC61〜ADC66）の非直線性を補正する補正式をそれぞれ算出する。
【００６０】
続いて、第4フレームの有効画素信号出力期間T2において、補正回路10は、A/D変換器6から順次出力される、有効画素1が出力する画素信号に基づく撮像信号を、補正式算出回路9から出力される補正式に基づいて補正して出力する。このようにして、第2の実施形態に係る固体撮像装置は、各々のA/D変換器6の非直線性を補正して、非直線性ばらつきが除去された撮像信号を出力する。
【００６１】
上述したように、第2の実施形態に係る固体撮像装置でも、
1フレーム内で基準電圧Verf1を切り換えながら、ダミー画素2から画素信号を読み出すことによって、複数の基準電圧に対応した撮像信号を得ることが可能となる。このため、ダミー画素領域の増大を抑えつつ、非直線性ばらつきを除去するための補正式を算出することができる。したがって、固体撮像装置に小さいダミー画素領域を設けた場合でも、撮像信号の非直線性ばらつきを除去することができる。更に、第2の実施形態では、1フレーム内に、3種類の基準電圧Vref1に応じた撮像信号を出力できるので、第1の実施形態に係る固体撮像装置よりも少ないフレーム数で、同数の撮像信号を加算平均することができる。
【００６２】
なお、基準電圧Vref1の電圧値は、Vrefmax, Vrefmid, Vrefminに限るものではなく、異なる3種類以上の電圧値であれば良い。補正方法についても、3点補正、5点補正等のいずれを用いてもよい。また、同一の撮像期間（連続してフレームを読み出している期間）に係り、常に同じ補正方法で補正する必要はなく、撮像期間の前半と後半で、3点補正と5点補正を切り換えるような動作をしても良い。
【００６３】
なお、3点補正で、1フレーム内で基準電圧Vref1を切り換える順番は、
Vrefmax → Vrefmid → Vrefmin
という順番に限るものではなく、
Vrefmin → Vrefmid → Vrefmax
のように、電圧値が低い順に切り換えても構わない。
【００６４】
また、フレーム毎に、基準電圧Vref1を切り換える順番を変更しても良く、
第1フレームで、
Vrefmax → Vrefmid → Vrefmin
第2フレームで、
Vrefmin → Vrefmid → Vrefmax
のように、フレーム間での基準電圧Vref1の変化幅が小さくなるように切り換えても構わない。
【００６５】
また、5点補正でも、3点補正の場合と同様に、1フレーム内で基準電圧Vref1を切り換える順番は、
Vrefmax → Vrefmidmax → Vrefmid → Vrefmidmin → Vrefmin
という順番に限るものではなく、
Vrefmin → Vrefmidmin → Vrefmid → Vrefmidmax → Vrefmax
のように、電圧値が低い順に切り換えても構わない。
【００６６】
また、フレーム毎に、基準電圧Vref1を切り換える順番を変更しても良く、
第1フレームで、
Vrefmax → Vrefmidmax → Vrefmid → Vrefmidmin → Vrefmin
第2フレームで、
Vrefmin → Vrefmidmin → Vrefmid → Vrefmidmax → Vrefmax
のように、フレーム間での基準電圧Vref1の変化幅が小さくなるように切り換えても構わない。
【００６７】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【００６８】
3・・・画素アレイ、4・・・垂直走査回路、5・・・列回路、6・・・A/D変換器（ＡＤ変換回路）、7・・・水平走査回路、8制御回路（制御部）、9・・・補正式算出回路（補正式算出部）、10・・・補正回路（補正部）、11・・・基準電圧出力回路、61・・・遅延回路、62・・・カウンタ回路
【特許請求の範囲】
【請求項１】
少なくとも、入射光量に基づく画素信号を出力する有効画素と、与えられた基準電圧の電圧値に基づく画素信号を出力するダミー画素とが行列状に配置された画素アレイと、
前記画素アレイから出力される画素信号をアナログ・デジタル変換する複数のＡＤ変換回路と、
少なくとも、前記ダミー画素の画素信号をnフレーム（n ≧ i + j）分読み出すように前記画素アレイの駆動を制御するとともに、前記ダミー画素に与える基準電圧を制御する制御部と、
前記複数のＡＤ変換回路の非直線性を補正する補正式を算出する補正式算出部とを有し、
前記制御部は、前記ダミー画素に、少なくとも、第1の基準電圧を与えてiフレーム分の前記ダミー画素の画素信号を読み出し、第2の基準電圧を与えてjフレーム分の前記ダミー画素の画素信号を読み出すように前記画素アレイの駆動および前記基準電圧を制御し、
前記補正式算出部は、少なくとも、前記第1の基準電圧が与えられたときに読み出されたiフレーム分の前記ダミー画素の画素信号をアナログ・デジタル変換した値と、前記第2の基準電圧が与えられたときに読み出されたjフレーム分の前記ダミー画素の画素信号をアナログ・デジタル変換した値とから前記補正式を算出することを特徴とする固体撮像装置。
【請求項２】
少なくとも、入射光量に基づく画素信号を出力する有効画素と、与えられた基準電圧の電圧値に基づく画素信号を出力するダミー画素とが行列状に配置された画素アレイと、
前記画素アレイから出力される画素信号をアナログ・デジタル変換する複数のＡＤ変換回路と、
少なくとも、前記ダミー画素の画素信号をnフレーム分読み出すように前記画素アレイの駆動を制御するとともに、前記ダミー画素に与える基準電圧を制御する制御部と、
前記複数のＡＤ変換回路の非直線性を補正する補正式を算出する補正式算出部とを有し、
前記制御部は、各々のフレームで、前記ダミー画素に、少なくとも、第1の基準電圧を与えて前記ダミー画素の画素信号を読み出し、第2の基準電圧を与えて前記ダミー画素の画素信号を読み出すように前記画素アレイの駆動および前記基準電圧を制御し、
前記補正式算出部は、前記nフレーム分の前記ダミー画素の画素信号の内、少なくとも、前記第1の基準電圧が与えられたときに読み出された前記ダミー画素の画素信号をアナログ・デジタル変換した値と、前記第2の基準電圧が与えられたときに読み出された前記ダミー画素の画素信号をアナログ・デジタル変換した値とから前記補正式を算出することを特徴とする固体撮像装置。
【請求項３】
前記補正式に基づいて、前記有効画素の画素信号をアナログ・デジタル変換した値を補正する補正部を有し、
前記制御部はさらに、前記nフレーム分の前記ダミー画素の画素信号の読み出しが終了したフレームの次のフレームに読み出された前記有効画素の画素信号をアナログ・デジタル変換した値を補正するように前記補正部を制御することを特徴とする請求項１または請求項２に係る固体撮像装置。
【請求項４】
前記複数のＡＤ変換回路の各々は、少なくとも、
第1のパルス入力端子、パルス出力端子、及びアナログ信号入力端子、を有する複数の遅延素子を有し、前記複数の遅延素子の各々の前記第1のパルス入力端子は前記複数の遅延素子の対応する１つの前記パルス出力端子に接続され、前記第1のパルス入力端子に入力されたパルス信号を、前記アナログ信号入力端子に入力された画素信号に応じて遅延させて前記パルス出力端子から出力し、前記複数の遅延素子のいずれか１つは外部からパルス信号が入力される第2のパルス入力端子を有する遅延回路と、
前記複数の遅延素子のいずれか１つから出力されるクロック信号を計数するカウンタ回路とを有することを特徴とする請求項１または請求項２に係る固体撮像装置。
【請求項１】
少なくとも、入射光量に基づく画素信号を出力する有効画素と、与えられた基準電圧の電圧値に基づく画素信号を出力するダミー画素とが行列状に配置された画素アレイと、
前記画素アレイから出力される画素信号をアナログ・デジタル変換する複数のＡＤ変換回路と、
少なくとも、前記ダミー画素の画素信号をnフレーム（n ≧ i + j）分読み出すように前記画素アレイの駆動を制御するとともに、前記ダミー画素に与える基準電圧を制御する制御部と、
前記複数のＡＤ変換回路の非直線性を補正する補正式を算出する補正式算出部とを有し、
前記制御部は、前記ダミー画素に、少なくとも、第1の基準電圧を与えてiフレーム分の前記ダミー画素の画素信号を読み出し、第2の基準電圧を与えてjフレーム分の前記ダミー画素の画素信号を読み出すように前記画素アレイの駆動および前記基準電圧を制御し、
前記補正式算出部は、少なくとも、前記第1の基準電圧が与えられたときに読み出されたiフレーム分の前記ダミー画素の画素信号をアナログ・デジタル変換した値と、前記第2の基準電圧が与えられたときに読み出されたjフレーム分の前記ダミー画素の画素信号をアナログ・デジタル変換した値とから前記補正式を算出することを特徴とする固体撮像装置。
【請求項２】
少なくとも、入射光量に基づく画素信号を出力する有効画素と、与えられた基準電圧の電圧値に基づく画素信号を出力するダミー画素とが行列状に配置された画素アレイと、
前記画素アレイから出力される画素信号をアナログ・デジタル変換する複数のＡＤ変換回路と、
少なくとも、前記ダミー画素の画素信号をnフレーム分読み出すように前記画素アレイの駆動を制御するとともに、前記ダミー画素に与える基準電圧を制御する制御部と、
前記複数のＡＤ変換回路の非直線性を補正する補正式を算出する補正式算出部とを有し、
前記制御部は、各々のフレームで、前記ダミー画素に、少なくとも、第1の基準電圧を与えて前記ダミー画素の画素信号を読み出し、第2の基準電圧を与えて前記ダミー画素の画素信号を読み出すように前記画素アレイの駆動および前記基準電圧を制御し、
前記補正式算出部は、前記nフレーム分の前記ダミー画素の画素信号の内、少なくとも、前記第1の基準電圧が与えられたときに読み出された前記ダミー画素の画素信号をアナログ・デジタル変換した値と、前記第2の基準電圧が与えられたときに読み出された前記ダミー画素の画素信号をアナログ・デジタル変換した値とから前記補正式を算出することを特徴とする固体撮像装置。
【請求項３】
前記補正式に基づいて、前記有効画素の画素信号をアナログ・デジタル変換した値を補正する補正部を有し、
前記制御部はさらに、前記nフレーム分の前記ダミー画素の画素信号の読み出しが終了したフレームの次のフレームに読み出された前記有効画素の画素信号をアナログ・デジタル変換した値を補正するように前記補正部を制御することを特徴とする請求項１または請求項２に係る固体撮像装置。
【請求項４】
前記複数のＡＤ変換回路の各々は、少なくとも、
第1のパルス入力端子、パルス出力端子、及びアナログ信号入力端子、を有する複数の遅延素子を有し、前記複数の遅延素子の各々の前記第1のパルス入力端子は前記複数の遅延素子の対応する１つの前記パルス出力端子に接続され、前記第1のパルス入力端子に入力されたパルス信号を、前記アナログ信号入力端子に入力された画素信号に応じて遅延させて前記パルス出力端子から出力し、前記複数の遅延素子のいずれか１つは外部からパルス信号が入力される第2のパルス入力端子を有する遅延回路と、
前記複数の遅延素子のいずれか１つから出力されるクロック信号を計数するカウンタ回路とを有することを特徴とする請求項１または請求項２に係る固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１４７１６３（Ｐ２０１２−１４７１６３Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１１−２９４８（Ｐ２０１１−２９４８）
【出願日】平成２３年１月１１日（２０１１．１．１１）
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願日】平成２３年１月１１日（２０１１．１．１１）
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
[ Back to top ]