説明

Fターム[5E001AF00]の内容

セラミックコンデンサ (14,384) | 端子、リード (1,238)

Fターム[5E001AF00]の下位に属するFターム

Fターム[5E001AF00]に分類される特許

21 - 23 / 23


爆ぜの発生を抑制することが可能な電極ペースト、セラミック電子部品及びその製造方法を提供する。 本発明に係るセラミックコンデンサ(10)の製造方法は、誘電体層(12)と内部電極層(14)とが交互に積層されたコンデンサ素体(16)と、コンデンサ素体(16)の内部電極層(12)が露出する端面(16a)に形成された外部電極(18)とを備えるセラミックコンデンサ(10)の作製に適用され、コンデンサ素体(16)の端面(16a)に、Cu粉末とNiCuより卑なNiで構成されるNi粉末とを含む外部電極ペーストを塗布するステップと、外部電極ペーストが塗布されたコンデンサ素体16を焼成するステップとを備え、Cu粉末に対するNi粉末の重量比が0.5〜10wt%であり、且つNi粉末の平均粒径が0.2〜10μmであることを特徴とするため、爆ぜの発生を抑制することができる。 (もっと読む)


【課題】低インダクタンス及び有用なキャパシタンス値を維持し、制御されたESR特性を有する多層セラミックコンデンサを提供すること。
【解決手段】多層セラミックコンデンサ20aは、少なくとも1つの第1の電極要素22を形成する複数の第1の導電層を備えている。複数の第2の電極要素24は、選択された第1の電極要素22と対向している。内部電極要素22及び24は、誘電材料の本体26の内部にスタック配列されている。多層終端部32及び34の各々は、多層セラミックコンデンサ20aに接着された内部層28及び内部層28にメッキされた外部層30を備えている。このような構成により、高周波インダクタンスが小さい、制御されたESRを示し、かつ、有用なキャパシタンス値を維持することができる多層セラミックコンデンサが提供される。 (もっと読む)


【課題】 内部電極間のセラミック層の厚みを薄くした場合であっても、内部電極間の短絡不良が生じ難い、信頼性に優れた積層セラミック電子部品の製造方法を得る。
【解決手段】 JIS B0601で定義される最大高さRMAX が1.5μm以下の表面を有する合成樹脂フィルム基材としてのPETフィルム1の片面に、セラミックスラリーを塗布し、乾燥することにより、セラミックグリーンシート2を形成し、しかる後、内部電極パターンの印刷、セラミックグリーンシートの積層、積層体の焼成及び外部電極の形成を行う、積層セラミック電子部品の製造方法。 (もっと読む)


21 - 23 / 23