説明

Fターム[5E033BB05]の内容

固定抵抗器 (1,652) | 基板 (154) | 集積回路用(サーマルヘッドを含む) (40)

Fターム[5E033BB05]の下位に属するFターム

Fターム[5E033BB05]に分類される特許

1 - 9 / 9


【課題】N、O、Taの元素組成プロファイルが安定し、抵抗膜中にNを安定して含有し、Oが少なく、化学量論的な組成に近いTaN膜が得られ、耐酸化性が優れていて信頼性が高いオーディオ用抵抗体の製造方法を提供する。
【解決手段】基板上に絶縁膜を形成し、前記絶縁膜上に、TaN膜を含む抵抗膜をパターン形成する。そして、前記抵抗膜上に層間絶縁膜を形成し、その後、前記抵抗膜を750乃至1100℃で焼鈍する。その後、前記層間絶縁膜上に、前記抵抗膜に接続された抵抗引き出し用の電極を形成する。 (もっと読む)


【課題】形成する抵抗体薄膜の抵抗率の制御性を高くして、高抵抗素子の形成を容易にする。
【解決手段】金属アルキルアミド(TEMAZ)を金属前駆体とし、シリコンアルキルアミド(TEMASiH)をシリコン前駆体として、前駆体を同時に反応容器103に供給してALD(原子層堆積)を行う。ALDに際して、同時に供給されるTEMAZとTEMASiHの供給比率をArガス流量比や加熱温度等で制御して、当該供給比率に応じた抵抗率の金属シリコン窒化膜を抵抗体薄膜として成膜する。 (もっと読む)


【課題】 多層回路基板を製造する過程で、チップ抵抗器の抵抗値の低下を防ぐことができる多層回路基板を提供する。
【解決手段】 表面にチップ抵抗器11が配置された回路基板3の上に、プリプレグ7,9を介して重ね合わされた別の回路基板5を含む基板積層体を加熱加圧して多層回路基板を作る。チップ抵抗器11として、絶縁性基板18の表面にAuを含むガラスペーストを用いて形成された一対の表面電極部27,27間に抵抗体ペーストが印刷形成された抵抗体23を有するものを用いる。 (もっと読む)


【課題】抵抗体と基板との寄生容量を低減し、バラクタのQ値の低下を抑制した薄膜抵抗素子、及び薄膜抵抗素子の製造方法を提供する。
【解決手段】複数の配線層が積層され、最上部に離間して配置された複数の電極パッド14と電極パッド14間に形成されたパッシベーション膜16を有する集積回路12を備えた半導体基板10と、電極パッド14と電気的に接続された再配線18と、パッシベーション膜16上であり、再配線18に挟まれた位置に形成された絶縁膜20と、所定の位置の絶縁膜20上であり、再配線18に挟まれた位置に形成された抵抗体26と、を有する。 (もっと読む)


【課題】広範囲な領域において、電気的比抵抗値の制御を容易にし、使用温度区間内において、温度による電気的抵抗値の変化が一定範囲内で最小化できるように低い温度抵抗係数(TCR)を有しながら、長時間に渡って反復的に使用しても電気的特性を含めて、化学的及び機械的特性が安定的に維持されることにより、信頼性確保と共により長い寿命を有することを特徴とする発熱抵抗器の新しい材料物質を提供する。
【解決手段】本発明は、電気的伝導性を有する伝導性酸化物と絶縁性又は非伝導性を有する非伝導性酸化物を混合して構成されることを特徴とする発熱抵抗器に関する。
(もっと読む)


【課題】本明細書は、酸化物層で覆われたシリコン基板上に形成される集積受動デバイス(IPD)を説明する。
【解決手段】シリコン表面にトラップ用中心を作ることによって、シリコン/酸化物界面における好ましくない蓄積電荷が不動にされる。トラップ用中心は、シリコン基板と酸化物層との間に挿入される多結晶シリコン層によって製造される。 (もっと読む)


【課題】
発熱効果が高く、高温で安全に使用でき、製作コストの低い半導体電熱膜の製造方法の提供。
【解決手段】
上記の半導体電熱膜の製造の下記のステップで完成した。(1)塩化物及び硅化物を主体材料とし、金属化合物を混合し、溶剤を加えて原料とする。(2)調合剤として少量の無機酸を加え、主体材料を酸化、または還元させる。(3)基板を超音波と純水で洗浄し、高温炉に入れて徐々に加熱し、双態点温度に達したとき、ノズルから高温の調合された燒着原料の荷電粒子を基板に噴射燒着する。 (もっと読む)


【課題】
【解決手段】薄膜抵抗器および製造方法は、薄膜導体材料層(20)と電流密度増強層(CDEL)とを含む。CDELは、薄膜導体材料層(20)に付着するように適合された絶縁材料であり、このCDELは、前記薄膜抵抗器が、小さな抵抗シフトで、より高い電流密度を伝達することを可能にする。一実施形態では、薄膜抵抗器が、薄膜導体材料層(20)の片面(上面または下面)に形成された単一のCDEL層(50)を含む。第2の実施形態では、薄膜導体材料層(20)の両面(上面および下面)に2つのCDEL層が形成される。薄膜抵抗器は、BEOLプロセスとFEOLプロセスの両方のプロセスの一部として製造することができる。 (もっと読む)


【課題】鉛フリー及びカドミウムフリーである導電性銅厚膜ペーストを提供する。
【解決手段】本発明にかかる銅ペーストは、優れたはんだ濡れ性、ワイヤーボンディング能、低い焼成温度、幅広い温度でのプロセシングウィンドウ、アルミナ基板及びガラス被覆ステンレススチール基板を含む様々な基板への優れた接着性、低い低効率を含む望ましい特性を有し、焼成後の微細構造の密度が高く実質的に孔が無いものとなる。 (もっと読む)


1 - 9 / 9