【課題】内部電極の露出部にめっき膜を析出させるにあたって、より確実なめっき成長を実現するため、いずれの内部電極も存在しない外層部にダミー導体を形成したとき、積層セラミック電子部品の信頼性、たとえばＢＤＶが低下することがあった。
【解決手段】高さ方向に沿って２枚以上の外層ダミー導体７を所定間隔で連続的に配置することにより、複数の外層ダミー群３１を形成する。外層ダミー群３１内における外層ダミー導体７同士の間隔をｄ、外層ダミー群３１同士の間隔をｇ、としたとき、ｇがｄより大きくなるようにする。これによって、めっき析出ポイントを確保しつつ、外層ダミー群３１同士の間隔を遠ざけることにより、外層ダミー導体７による内部電極３，４の押圧を緩和することができ、局所的に内部電極間距離が短くなることを防止でき、ＢＤＶの低下を防止できる。 （もっと読む）

本発明は電気的な抵抗素子に関している。この抵抗素子は、半導体材料によって形成された基体（２）と、この基体（２）と導電的に接続されている第１のコンタクト素子（５）と第２のコンタクト素子（６）とを有している。さらに前記基体（２）は第１の主要面（２ａ）を有しており、該第１の主要面（２ａ）内には凹部（３）が設けられており、前記第１のコンタクト素子（５）は前記凹部（３）内で少なくとも部分的に前記基体（２）と導電的に接続されており、前記基体（２）は、第２の主要面（２ｂ）を有しており、該第２の主要面（２ｂ）は前記第１の主要面（２ａ）と対向的に設けられており、前記第２のコンタクト要素（６）は第２の主要面（２ｂ）に少なくとも部分的に前記基体（２）と導電的に接続されている。
（もっと読む）

バラクタは、次の各構成要素を含んでおり、すなわち、抵抗に関して正の温度係数を有する第１のＰＴＣ領域（４）と、コンデンサ領域（３）とを含んでおり、該コンデンサ領域は、第１の電極（２）と、第２の電極（２’）と、第１の電極（２）と第２の電極（２’）との間に配置された第１の誘電性層（１）とを含んでおり、
第１のＰＴＣ層（４）とコンデンサ領域（３）は熱伝導式に相互に結合されており、コンデンサ領域（３）のキャパシタンスは、第１のＰＴＣ領域（４）、コンデンサ領域（３）、または第１のＰＴＣ領域（４）およびコンデンサ領域（３）へのバイアス電圧の印加によって変更可能である。
（もっと読む）

本発明は、第一ＰＴＣ素子材１２、第一ＰＴＣ素子材１２の両表面に貼り付けた第一金属箔層１１および第二金属箔層１３からなる単層ＰＴＣ複合チップ１０と、第二ＰＴＣ素子材１６、第二ＰＴＣ素子材１６に貼り付けた第三金属箔層１５および第四金属箔層１７からなる単層ＰＴＣ複合チップ１０’と、を備える表面実装型過電流保護素子において、二つの単層ＰＴＣ複合チップ１０、１０’の間の第三絶縁層１４により、第二金属箔層１３と第三金属箔層１５を電気的に隔離かつ粘着結合させ、二層ＰＴＣ複層チップ２０を構成し、二層ＰＴＣ複合チップ２０の中心部より端部に偏る位置であって、第一金属箔層１１と第四金属箔層１７の上下対称位置に、それぞれエッチング図形１８、１９を形成することにより、内側の第一ＰＴＣ素子材１２と第二ＰＴＣ素子材１６を露出させ、単位複合チップ３０を構成し、単位複合チップ３０の穴開けと実装により、ＰＴＣ特性を有する表面実装型過電流保護素子を構成することを特徴とする表面実装型過電流保護素子、を提供する。 （もっと読む）

【課題】小型化された照明用のＬＥＤ回路を実現するためのＬＥＤ実装用基板を提供する。
【解決手段】ＬＥＤ実装用基板１０は、それぞれＬＥＤ１のアノード及びカソードが接続されるアノード電極１１及びカソード電極１２からなるＬＥＤ実装用電極対と、アノード電極１１に接続される第１の端子電極２１と、カソード電極１２に接続される第２の端子電極２２と、第３の端子電極２３と、ＬＥＤ１と並列に接続され、ＬＥＤ１の発光電圧より高いトリガ電圧を有するバイパス素子３１が形成されたバイパス層３０と、第１の端子電極２１と第３の端子電極２３との間に接続され、上記トリガ電圧より高いバリスタ電圧を有し、バイパス素子３１より応答速度の速い第１のバリスタ素子４１が形成されたバリスタ層４０とを備える。 （もっと読む）

【課題】非直線抵抗特性に優れた電流−電圧非直線抵抗体およびその製造方法を提供する。
【解決手段】電流−電圧非直線抵抗体１０は、酸化亜鉛を主成分とし、副成分として少なくともビスマス（Ｂｉ）、アンチモン（Ｓｂ）を含んだ混合物の焼結体２０を備える。また、電流−電圧非直線抵抗体１０における焼結体２０は、焼結体２０の所定の断面における、焼結体２０の微細構造を主に構成する各酸化亜鉛粒子２１の断面において、断面に亘って最長となる最長直線の長さ（Ｌ）と、この最長直線の中点で直交し、断面に亘る直交直線の長さ（Ｓ）との比（Ｓ／Ｌ）を平均した値が０．６６以上となるように構成されている。 （もっと読む）

【課題】基板に応力が加わって薄膜パターンが変形しても、温度検出精度への影響が少ない薄膜抵抗温度センサを提供する。
【解決手段】長方形状の基板２に、抵抗体を往復形状に接合した薄膜パターン３を形成する。薄膜パターン３は、往路部４と、往路部４に平行な復路部５と、これら往路部４と復路部５とを互い違いに接続する折り返し部６とから構成され、これら往路部４および復路部５の基板２短手方向に対する傾斜角度は、基板２の材料のポアソン比に基づいて決定される。 （もっと読む）

【課題】広範囲な温度域にわたる温度計測と、特定の温度域における温度の高精度計測とを、従来より好適に両立できる温度センサを提供すること。
【解決手段】第１のサーミスタ素子５４と第２のサーミスタ素子５６とを、電気的に並列に接続した温度センサ１において、第１のサーミスタ素子５４のＢ定数は１０００〜２０００Ｋで、第２のサーミスタ素子５６のＢ定数は４０００〜８０００Ｋであり、且つ、第１のサーミスタ素子５４のＢ定数と第２のサーミスタ素子５６のＢ定数とが３．０倍以上異なる特性を有する。更に、所定温度より低温側にて、第１のサーミスタ素子５４の抵抗値が第２のサーミスタ素子５６の抵抗値より低く、且つ、所定温度より高温側にて、第１のサーミスタ素子５４の抵抗値が第２のサーミスタ素子５６の抵抗値より高い特性を有する。 （もっと読む）

【課題】 リニアサーミスタにおいて、熱結合端子が高電圧回路に接合されていても高電圧回路と温度検出回路との高い絶縁性を確保すること。
【解決手段】 サーミスタ素子部１と該サーミスタ素子部１に接続された第１の抵抗２及び第２の抵抗３とが設けられた複合サーミスタチップ１１と、該複合サーミスタチップ１１に電気的に接続されたグランド端子ＧＮＤ、電源端子ＶＣＣ、出力端子ＯＵＴ、複合サーミスタチップ１１に電気的に絶縁されている熱結合端子５を有したリードフレーム６と、複合サーミスタチップ１１を封止した直方体形状の樹脂封止部７と、を備え、樹脂封止部７の一つの側面に、グランド端子ＧＮＤと電源端子ＶＣＣと出力端子ＯＵＴとが配されていると共に、この側面の反対側の側面に熱結合端子５が配されている。 （もっと読む）

【課題】静電容量が小さく、且つ、放電特性に優れるのみならず、耐熱性及び耐候性が高められた、静電気対策素子等を提供すること。
【解決手段】絶縁性基板１１上において相互に離間して対向配置された電極２１，２２の間に、絶縁性無機材料３２のマトリックス中に導電性無機材料３３が不連続に分散したコンポジットである機能層３１を配設する。 （もっと読む）

【課題】 サーミスタ素子及びその製造方法において、電極線とサーミスタとの接触面積を増やし、高い接合強度によってヒートサイクルによる素子の破壊を防ぎ、製法においては、厚さ調整が容易で抵抗値ばらつきを抑えること。
【解決手段】 サーミスタ材料であるセラミックス粉体のチップ状の成型体が焼成され形成された金属酸化物焼結体４と、該金属酸化物焼結体４の両側面に接続された少なくとも一対の電極線５と、を備え、金属酸化物焼結体４の両側面に溝部２ａが形成され、電極線５が、溝部２ａに嵌め込まれた状態で接続されている。 （もっと読む）

【課題】静電容量が小さく且つ放電特性に優れた静電気対策素子とコモンモードフィルタとを組み合わせて構成された小型で高性能な複合電子部品を提供する。
【解決手段】複合電子部品１００は、第１及び第２の磁性基体１１ａ、１１ｂに挟まれたコモンモードフィルタ層１２ａ及び静電気対策素子層１２ｂによって構成されている。コモンモードフィルタ層１２ａは互いに磁気結合されたスパイラル導体１７，１８を備えている。静電気対策素子層１２ｂは、下地絶縁層２７の表面に形成されたギャップ電極２８，２９と、ギャップ電極を覆う静電気吸収層３０とを備えている。ギャップ電極２８，２９のギャップはインダクタンス素子の導体パターンと重ならない位置に配置されている。静電気吸収層３０は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この静電気吸収層３０を介して電極間で初期放電が確保される。 （もっと読む）

【課題】抵抗値のバラツキが少ないＰＴＣ素子を提供すること。
【解決手段】第１および第２電極板１０および１２で覆われていない素子本体４の外周面に、幅が０．０２mm以上で深さが０．０５mm以上の凹部４ａを、少なくとも一つ以上形成してあるポリマーＰＴＣ素子。 （もっと読む）

【課題】クラックの発生及び、内部電極とスルーホール導体の接続不良を抑制することができる積層型チップバリスタを提供する。
【解決手段】内部電極２１を、スルーホール導体２７との接続部２８において、スルーホール１０の貫通方向に湾曲するように構成する。これにより、接続部２８の湾曲面２８ａとスルーホール導体２７との間に挟まれる領域Ｔを接続部２８付近のバリスタ層９に形成する。この領域Ｔでは、バリスタ層９に対して内部電極２１とスルーホール導体２７の金属が拡散することによって金属濃度が高くなるため、焼成終了時において、内部電極４１及びスルーホール導体４７の収縮率と、バリスタ層９の他の領域の収縮率の中間の収縮率を有することとなる。これにより、内部電極４１とスルーホール導体４７とバリスタ層９が密集してクラックが発生し易い接続部２８付近で、領域Ｔにより応力緩和する。 （もっと読む）

【課題】素体の表面を保護しつつ、端子電極の形成部位以外の部位へのめっき金属の析出を抑制可能な積層チップバリスタおよびその製造方法を提供する。
【解決手段】本実施形態に係る積層チップバリスタ１は、半導体を主組成とした素体２と、素体２上に形成された端子電極８と、少なくとも端子電極８の形成部位以外の素体２の表層に形成された、アルカリ金属を含有する高抵抗層５と、高抵抗層５上に形成されたガラス層６と、を有する。 （もっと読む）

【課題】実装面積を縮小することが可能な電子機器を提供することを目的とする。
【解決手段】積層型チップバリスタＶ１は、バリスタ素体１と、第１及び第２の外部電極７，８とを備える。第２の外部電極７，８は、バリスタ素体１の他方の主面３に形成される。バリスタ素体１は、バリスタ特性を発現するバリスタ層と、第１及び第２の内部電極とが積層された積層体として構成される。第１の内部電極は、スルーホール導体を通して第１及び第２の外部電極７に電気的に接続される。第２の内部電極は、スルーホール導体を通して第１及び第２の外部電極８に電気的に接続される。半導体発光素子５１が、積層型チップバリスタＶ１における第２の外部電極７，８に対向するように複数の第２の外部電極７，８上に配され、積層型チップバリスタＶ１に並列接続されるように第２の外部電極７，８に接続されている。 （もっと読む）

【課題】 高温環境下での抵抗値変化を抑制しながら電極の接合不良をなくすことができ、品質及び信頼性が向上すること。
【解決手段】 表面にＳｉＯ₂層２が形成されたシリコン基板３と、ＳｉＯ₂層２の上面にパターン形成されたサーミスタ薄膜４と、貴金属以外の金属材料で形成され、ＳｉＯ₂層２の上面にパターン形成された接合層５と、該接合層５上にパターン形成された貴金属からなる電極６と、を備え、サーミスタ薄膜４の内部に、サーミスタ薄膜４が形成されない薄膜非形成領域４ａを有し、接合層５及び電極６が、薄膜非形成領域４ａ内に埋め込み形成され側面がサーミスタ薄膜４の内側面に接合され、薄膜非形成領域４ａ内の接合層５及び電極６の一部が、除去されて抵抗値調整されている。 （もっと読む）

【課題】 高温環境下での抵抗値変化を抑制しながら電極の接合不良をなくすことができ、品質及び信頼性が向上すること。
【解決手段】 表面にＳｉＯ₂層２が形成されたシリコン基板３と、ＳｉＯ₂層２の上面にパターン形成されたサーミスタ薄膜４と、貴金属以外の金属材料で形成され、ＳｉＯ₂層２の上面にパターン形成された接合層５と、該接合層５上にパターン形成された貴金属からなる電極６と、を備え、サーミスタ薄膜４の内部に、サーミスタ薄膜４が形成されない薄膜非形成領域４ａを有し、接合層５及び電極６が、薄膜非形成領域４ａ内に埋め込み形成され側面がサーミスタ薄膜４の内側面に接合されている。 （もっと読む）

多層素子は、少なくとも１つの第１内部電極１及び少なくとも１つの第２内部電極２が配置された本体５を有する。これらの内部電極１、２は、少なくとも１つの側面において、本体５の表面まで広がる重複領域１２を有する。さらに、内部電極１、２は本体の角領域５に凹部７を有する。 （もっと読む）

【課題】量産に適した集合基板の製造方法及び集合基板を提供すること。
【解決手段】集合基板の製造方法は、第１グリーン体形成工程、第２グリーン体形成工程、挿入工程、及び焼成工程を備える。第１グリーン体形成工程では、互いに対向する一対の主面を有すると共に一対の主面の対向方向に伸びる複数の貫通孔が設けられた基板状の第１のグリーン体を形成する。第１グリーン体形成工程では、チップ状の複数の第２のグリーン体を形成する。挿入工程では、第１のグリーン体に設けられた複数の貫通孔に複数の第２のグリーン体をそれぞれ挿入する。焼成工程では、複数の第２のグリーン体が複数の貫通孔にそれぞれ挿入された第１のグリーン体を焼成し、集合基板４０を製造する。 （もっと読む）